一种PG信号电路制造技术

本申请公开了一种PG信号输出电路，包括：电压比较器U1的负极输入端与E

【技术实现步骤摘要】
一种PG信号电路


[0001]本专利技术涉及电力电子领域，特别涉及一种PG信号电路。

技术介绍

[0002]随着服务器性能的高速发展，服务器在长期高负荷工作时的安全性以及稳定性普遍受到市场关注。
[0003]从安全性方面来看：PSU是大多数服务器供电的直接电源，但是出于安全考虑以及部分板卡支持热插拔功能，一般板卡上所用的P12V电压并不是直接由PSU提供，普遍会在板卡上PSU的电压输出之后经过一个E
‑
Fuse芯片，以E
‑
fuse之后的电压作为板卡的P12V使用，这样既支持热插拔功能，又可以起到保护板卡的作用。
[0004]从稳定性方面来看：主板的时序控制可有效的防止宕机以及芯片烧坏情况的发生。对于比较复杂的时序控制，会有时序控制芯片来控制时序，比如：P12V的电压建立起来之后，会有相应的P12V PG信号(一般是高电平)给时序控制芯片，然后时序控制芯片给下一级3.3V的电源芯片使能(一般是高电平)，以此来实现先P12V电压建立，后下一级芯片开始工作的时序要求。
[0005]在下电时，P12V PG相应发生电平转换(由高电平变为低电平)，将此信号给时序管理芯片，然后时序管理芯片将下一级的使能拉低，以此来实现先P12V电压掉电，后下一级芯片开始掉电的时序要求。
[0006]对于比较简单一点的时序控制，一般由上一级的PG信号直接作为下一级的使能信号，比如P12V的PG信号作为下一级3.3V的使能信号，这样也可以实现P12V电压建立后PG信号拉高使能3.3V。
[0007]但是，实际应用中，E
‑
Fuse芯片，部分会有PG信号的引脚，可以外接上拉直接使用，部分E
‑
Fuse芯片并没有PG引脚。因此，必须要根据P12V的输出情况设计一个PG信号，来达到实现时序控制的目的。
[0008]现有的部分设计方案示意图，如图1所示：在上电时，P12V_PSU_Vin输入，P12V_Vout电压逐渐升高，经过R5、R6的分压得到V1。当V1电压达到U1MOS管的开启电压后，U1导通，V2为低电压，此时U2 MOS管关断，P12V_PG由P12V_Vout分压得到高电平，以此来使能U4。
[0009]当掉电时，V1低于U1的开启电压时，U1关断，V2电压为P12_PSU_Vin，此时V2还是会高于U2的开启电压，U2开启，P12V_PG为低电平，带V2一点点降至U2开启电压之下时，U2关断，此时P12V_Vout经过分压之后也已经为低电平，P12V_PG的逻辑也保持在了低电平。
[0010]结合图1，上电的过程比较迅速，不会有什么问题，但是PSU电源内部有非常多的电容，在AC断电的时候，由于PSU中电容的存在，P12V_Vout的掉电速度非常非常缓慢。
[0011]在U1的开启电压临界值，有可能会出现短时间内的U1频繁而且迅速的关闭、开启、关闭的过程，这样就会造成U2的开启、关闭、开启，P12V_PG会低、高、低的变化。
[0012]U4的使能也在低、高、低的变化，如此一来就造成后级电压输出的下电不单调，甚至会造成时序的紊乱。如图2所示，为该设计方案下，断电测试时U4输出电压的波形，可以看
出明显的不单调。
[0013]为此，需要一种电路能够确保电源缓慢掉电过程中确保PG使能信号稳定的PG电路。

技术实现思路

[0014]有鉴于此，本专利技术的目的在于提供一种PG信号电路，能够确保电源缓慢掉电过程中确保PG使能信号稳定，不会引起时序的紊乱。其具体方案如下：
[0015]一种PG信号输出电路，包括：电压比较器U1、正反馈电阻R3、可控开关U2、基准电阻R1、第一分压电阻R7和第二分压电阻R8；
[0016]所述电压比较器U1的负极输入端与E
‑
Fuse芯片U3的电压输出端连接，所述电压比较器U1的正极输入端分别与基准电阻R1的一端和所述正反馈电阻R3的一端连接，所述电压比较器U1的输出端、所述正反馈电阻R3的另一端和所述可控开关U2的控制端连接，所述电压比较器U1的正电源端接外置稳压电源；
[0017]所述可控开关U2的输出端接地，所述可控开关U2的输入端与所述第一分压电阻R7的一端、所述第二分压电阻R8的一端和时序控制芯片的使能端连接；
[0018]所述第二分压电阻R8的另一端接地，所述第一分压电阻R7的另一端与所述E
‑
Fuse芯片U3的电压输出端连接；
[0019]所述基准电阻R1的另一端与基准电压连接。
[0020]可选的，所述电压比较器U1的负极输入端与E
‑
Fuse芯片U3的电压输出端之间通过第一电阻R1连接。
[0021]可选的，所述E
‑
Fuse芯片U3的电压输出端，包括：第三分压电阻R5和第四分压电阻R6；
[0022]所述第三分压电阻R5的一端与所述E
‑
Fuse芯片U3的输出端连接，所述第三分压电阻R5的另一端与所述第四分压电阻R6的一端连接作为所述E
‑
Fuse芯片U3的电压输出端，所述第四分压电阻R6的另一端接地。
[0023]可选的，所述可控开关U2为N
‑
MOS管。
[0024]可选的，设定所述基准电阻R1与所述正反馈电阻R3，以使所述电压比较器U1的低位比较电压小于所述电压比较器U1的高位比较电压，所述E
‑
Fuse芯片U3的电压输出端输出的电压低于所述低位比较电压后，所述E
‑
Fuse芯片U3的电压输出端输出的波动电压不会高于所述高位比较电压；
[0025]其中，所述低位比较电压表达式为：(Vref
‑
Vol)*R3/(R2+R3)；
[0026]所述高位比较电压表达式为：(Voh
‑
Vref)*R2/(R2+R3)；
[0027]式中，Vref表示所述基准电压，Vol表示所述电压比较器U1的低位输出电压，R2表示所述基准电阻R1的阻值，R3表示所述正反馈电阻R3的阻值，Voh表示所述电压比较器U1的高位输出电压，等于所述外置稳压电源输出的电压。
[0028]可选的，所述基准电阻R1、所述正反馈电阻R3、所述第一电阻R1、所述第四分压电阻R6和所述第二分压电阻R8的阻值均为1KΩ，所述第三分压电阻R5的阻值为5KΩ、所述第一分压电阻R7的阻值为3KΩ。
[0029]本专利技术中，PG信号输出电路，包括：电压比较器U1、正反馈电阻R3、可控开关U2、基
准电阻R1、第一分压电阻R7和第二分压电阻R8；所述电压比较器U1的负极输入端与E
‑
Fuse芯片U3的电压输出端连接，所述电压比较器U1的正极输入端分别与基准电阻R1的一端和所述正反馈电阻R3的一端连接，所述电压比较器U1的输出端、所述正反馈电阻R3的另一端和所述可控开关U2的控制本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种PG信号输出电路，其特征在于，包括：电压比较器U1、正反馈电阻R3、可控开关U2、基准电阻R1、第一分压电阻R7和第二分压电阻R8；所述电压比较器U1的负极输入端与E
‑
Fuse芯片U3的电压输出端连接，所述电压比较器U1的正极输入端分别与基准电阻R1的一端和所述正反馈电阻R3的一端连接，所述电压比较器U1的输出端、所述正反馈电阻R3的另一端和所述可控开关U2的控制端连接，所述电压比较器U1的正电源端接外置稳压电源；所述可控开关U2的输出端接地，所述可控开关U2的输入端与所述第一分压电阻R7的一端、所述第二分压电阻R8的一端和时序控制芯片的使能端连接；所述第二分压电阻R8的另一端接地，所述第一分压电阻R7的另一端与所述E
‑
Fuse芯片U3的电压输出端连接；所述基准电阻R1的另一端与基准电压连接。2.根据权利要求1所述的PG信号电路，其特征在于，所述电压比较器U1的负极输入端与E
‑
Fuse芯片U3的电压输出端之间通过第一电阻R1连接。3.根据权利要求2所述的PG信号电路，其特征在于，所述E
‑
Fuse芯片U3的电压输出端，包括：第三分压电阻R5和第四分压电阻R6；所述第三分压电阻R5的一端与所述E
‑
Fuse芯片U3的输出端连接，所述第三分压电阻R5的另一端与所述第四分压电阻R6的一端连接作为所述...

【专利技术属性】
技术研发人员：胡兆弟，
申请(专利权)人：苏州浪潮智能科技有限公司，
类型：发明
国别省市：