基于非易失性存储器的紧凑型混合信号乘法累加引擎制造技术

本发明专利技术公开一种乘法累加方法和架构。该架构包括布置在平铺列中的非易失性存储器元件的多个网络。逻辑以数字方式调节该多个网络中的单独网络的等效电导以将每个单独网络的该等效电导映射到神经网络内的单个权重。该神经网络内的第一部分选集的权重被映射到这些列中的这些网络的这些等效电导中，以使得能够通过混合信号计算来计算乘法和累加运算。该逻辑更新这些映射以选择第二部分选集的权重来计算另外的乘法和累加运算，并且重复这些映射和这些计算运算，直到针对该神经网络的所有计算完成。完成。完成。

【技术实现步骤摘要】
【国外来华专利技术】基于非易失性存储器的紧凑型混合信号乘法累加引擎

技术介绍

[0001]本公开整体涉及机器学习加速器，并且更具体地涉及用于提高机器学习操作的效率的混合信号乘法累加引擎。
[0002]基于非易失性存储器(NVM)的交叉架构提供用于在机器学习算法(特别是神经网络)中执行乘法累加(MAC)运算的另选机制。使用NVM位单元的混合信号方法依赖于欧姆定律，以通过利用新兴的NVM技术(例如，相变存储器(PCM)、电阻式随机存取存储器(RRAM)、关联电子随机存取存储器(CeRAM)等)的电阻性质来实施乘法运算。跨NVM位单元施加电压偏置生成与NVM元件的电导和跨单元的电压偏置的乘积成比例的电流。
[0003]接着可并行地添加来自多个此类位单元的电流以实施累加和。因此，欧姆定律和基尔霍夫电流定律的组合并行地实施多个MAC运算。当在数字域中使用显式乘法器和加法器实施时，这些可能是能量密集的。
[0004]根据本公开，提供了改进的NVM交叉架构，这些改进的NVM交叉架构提供模拟计算运算的能量高效加速，同时减少已知方法中固有的伴随的面积和产出影响。<br/>附图说明...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种在神经网络中执行乘法累加运算的方法，包括：在布置在平铺列中的非易失性存储器元件的多个网络中：以数字方式调节所述多个网络中的单独网络的等效电导以将每个单独网络的所述等效电导映射到所述神经网络内的单个权重，所述神经网络内的第一部分选集的权重被映射到所述平铺列中的所述网络的所述等效电导中，以使得能够通过混合信号计算来计算乘法和累加运算；更新所述映射以选择第二部分选集的权重来计算另外的乘法和累加运算；并且重复所述映射和所述计算运算，直到针对所述神经网络的计算完成。2.根据权利要求1所述的方法，其中，所述选集的权重是以电导表示的二进制权重。3.根据权利要求1所述的方法，还包括：使用所述非易失性存储器元件在所述神经网络中执行所述乘法和累加计算，并且将所述权重存储在所述非易失性存储器元件的外部。4.根据权利要求3所述的方法，其中，非易失性存储器电阻能够操作来特别地执行所述乘法和累加计算。5.根据权利要求1所述的方法，还包括：在模拟混合模式域中实施所述乘法和累加计算。6.根据权利要求1所述的方法，还包括：从外部存储器流式传输所述权重。7.根据权利要求6所述的方法，其中，所述外部存储器是动态随机存取存储器和伪静态随机存取存储器中的一者。8.根据权利要求1所述的方法，还包括：通过模数转换器多路复用所述相应平铺列的输出。9.根据权利要求1所述的方法，其中，神经元由多个平铺列构成。10.根据权利要求1所述的方法，其中，所述乘法累加运算使用关联电子随机存取存储器(CeRAM)来执行。11.一种用于在神经网络中执行乘法累加计算的架构，包括：非易失性存储器元件的多个网络，所述非易失性存储器元件的多个网络布置在平铺列中；逻辑，...

【专利技术属性】
技术研发人员：悉达多，
申请(专利权)人：ARM有限公司，
类型：发明
国别省市：