【技术实现步骤摘要】
本专利技术提供一种MOS晶体管的制作方法，尤其指一种能防止MOS晶体管发生栅极贫化(Gate Depletion)现象的方法。2.
技术介绍
随着超大规模集成电路(very large scale integration，VLSI)的发展，耗电量较少且适合高集成度(integration)的金属氧化物半导体(metal-oxide-semi-conductor，简称MOS)晶体管，已被广泛地应用在半导体工艺中。一般MOS晶体管包含有一个栅极(gate)，以及两个位于电容器两侧且半导类型与硅基板相反的半导体区，称为源极(source)与漏极(drain)。栅极的主要结构由一栅极氧化层(gate oxide)以及一栅极导电层所组成。在栅极加载适当偏压的情形下，MOS晶体管可以视为电路中的一种固态开关(switch)，用来控制电流的导通。参照图1至图4，图1至图4为现有制作MOS晶体管的工艺的示意图。如图1所示，半导体晶片10包含有一硅基板(silicon substrate)12及多个场氧化物层(Field oxide)14以及其下方的沟道阻挡层(channel s...
【技术保护点】
一种在一半导体晶片的基板（ｓｕｂｓｔｒａｔｅ）表面上制作一金属氧化物半导体（ｍｅｔａｌ－ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ，ＭＯＳ）晶体管并防止该ＭＯＳ晶体管发生栅极贫化（Ｇａｔｅ Ｄｅｐｌｅｔｉｏｎ）现象的方法，该方法包括下列步骤： 在该基板表面形成一氧化硅层； 在该氧化硅层表面上形成一非晶硅（ａｍｏｒｐｈｏｕｓ ｓｉｌｉｃｏｎ）层； 在该非晶硅层表面形成一锗化硅（ｓｉｌｉｃｏｎ ｇｅｒｍａｎｉｕｍ）层； 进行一刻蚀工艺，刻蚀该锗化硅层以及该非晶硅层，以及在该基板表面上形成该ＭＯＳ晶体管的栅极（ｇａｔｅ）； 在该栅极周围形成一隔离...
【技术特征摘要】
1.一种在一半导体晶片的基板(substrate)表面上制作一金属氧化物半导体(metal-oxide semiconductor，MOS)晶体管并防止该MOS晶体管发生栅极贫化(Gate Depletion)现象的方法，该方法包括下列步骤在该基板表面形成一氧化硅层；在该氧化硅层表面上形成一非晶硅(amorphous silicon)层；在该非晶硅层表面形成一锗化硅(silicon germanium)层；进行一刻蚀工艺，刻蚀该锗化硅层以及该非晶硅层，以及在该基板表面上形成该MOS晶体管的栅极(gate)；在该栅极周围形成一隔离壁；以及在该基板内形成该MOS晶体管的一源极(source)与一漏极(drain)。2.根据权利要求1的方法，其中，该基板为一硅基板。3.根据权利要求1的方法，其中，该锗化硅层的化学组成为Si1-xGex，x＝0.05～1.0。4.根据权利要求1的方法，其中，该氧化硅层用来作为该MOS晶体管的栅极氧化物层(gate oxide)。5.根据权利要求1的方法，其中，该刻蚀工艺亦会刻蚀该氧化硅层。6.根据权利要求1的方法，其中，该非晶硅层以及该多晶硅层用来作为该MOS晶体管的栅极导电层。7.根据权利要求1的方法，其中，该MOS晶体管为一N型MOS晶体管(NMOS)或一P型MOS晶体管(PMOS)。8.根据权利要求1的方法，其中还包括一第一离子注入工艺(ionimplantation)，用来形成该MOS晶体管的轻度掺杂漏极(lightly doped drain，LDD)。9.根据权利要求1的方法，其中形成该源极与该漏极的方法包括下列步骤进行一第二离子注入工艺，以便在该栅极的相对两侧的该基板表面上形成两掺杂区；以及进行一高温退火(annealing)工艺，以驱赶入(driving in)该两掺杂区中的杂质，形成该源极与漏极。10.根据权利要求9的方法，其中，该高温退火工艺会扩散该锗化硅层内的锗原子进入该非晶硅层中，以使该非晶硅层转化成锗化硅，进而抑制该MOS晶体管发生栅极贫化(Gate Depletion)的现象。11.根据权利要求1的方法，其中，该锗化硅层利用一通入有硅烷(silane，SiH4)、锗烷(germane，GeH4)和氢气(hydrogen)且沉积温度介于450℃～620℃间的化学气相沉积(chemical v...
【专利技术属性】
技术研发人员：张国华，
申请(专利权)人：旺宏电子股份有限公司，
类型：发明
国别省市：71[中国|台湾]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。