【技术实现步骤摘要】
本专利技术提供一种MOS晶体管的制作方法，尤其指一种具有对称域值电压的NMOS以及PMOS的工艺方法。2.
技术介绍
随着半导体装置集成度(integration)的增加，具有低能量消耗优点的CMOS晶体管装置已广泛地被运用在超大规模集成电路(ultra large scaleintegration，ULSI)的设计上。CMOS晶体管是由两种彼此相补的PMOS晶体管与NMOS晶体管所组成，主要有P井CMOS晶体管、N井CMOS晶体管以及双井CMOS晶体管三种类型。如何改善CMOS晶体管的工艺以增加装置的整体性能，是目前半导体业界的一项重要课题。参照图1及图2，图1及图2为现有在一半导体晶片10上制作一双井CMOS晶体管36的方法示意图。如图1所示，半导体晶片10包括有一硅基板(silicon substrate)12，一P型井(P-well)14设在基板12之上，一N型井(N-well)16设在基板12之上且与P型井14相邻，一栅极(gate)20设在P型井14之上，用来形成CMOS晶体管36的NMOS晶体管33，一栅极21设在N型井16之上，用来形成CMOS晶...
【技术保护点】
一种在一半导体晶片上制作一Ｎ沟道ＭＯＳ晶体管（Ｎ ｃｈａｎｎｅｌ ｍｅｔａｌ－ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ，ＮＭＯＳ）以及一Ｐ沟道（Ｐ－ｃｈａｎｎｅｌ）ＭＯＳ晶体管（ＰＭＯＳ）的方法，该方法包括下列步骤： 在该半导体晶片的硅基板表面形成一个氧化硅层； 进行一原位掺杂（ｉｎ－ｓｉｔｕ ｄｏｐｅｄ）化学气相沉积（ＣＶＤ）工艺，以便在该氧化硅层表面形成一多晶锗化硅层； 进行一刻蚀工艺，刻蚀该多晶锗化硅层，以便在该硅基板表面上形成至少一第一栅极以及至少一第二栅极； 在各该栅极周围形成一隔离壁； 进行一第一离子注入工艺（ｉｏｎ ｉｍｐ...
【技术特征摘要】
1.一种在一半导体晶片上制作一N沟道MOS晶体管(Nchannel metal-oxidesemiconductor，NMOS)以及一P沟道(P-channel)MOS晶体管(PMOS)的方法，该方法包括下列步骤在该半导体晶片的硅基板表面形成一个氧化硅层；进行一原位掺杂(in-situ doped)化学气相沉积(CVD)工艺，以便在该氧化硅层表面形成一多晶锗化硅层；进行一刻蚀工艺，刻蚀该多晶锗化硅层，以便在该硅基板表面上形成至少一第一栅极以及至少一第二栅极；在各该栅极周围形成一隔离壁；进行一第一离子注入工艺(ion implantation)，以在该第一栅极的相对两侧的该硅基板表面上形成两第一掺杂区；进行一第二离子注入工艺，以在该第二栅极的相对两侧的该硅基板表面上形成两第二掺杂区；以及进行一高温退火工艺，以驱赶入(driving in)各该掺杂区中的杂质。2.根据权利要求1的方法，其中，该氧化硅层用来作为各该MOS晶体管的栅极氧化物层。3.根据权利要求1的方法，其中，该多晶锗化硅层的化学组成为Si1-xGex，x＝0.05～1.0。4.根据权利要求1的方法，其中，该刻蚀工艺也会刻蚀该氧化硅层。5.根据权利要求1的方法，其中，该多晶锗化硅层用来作为各该MOS晶体管的栅极导电层。6.根据权利要求1的方法，其中，该第一栅极用来作为该NMOS晶体管的栅极，且该高温退火工艺用来驱赶入该两第一掺杂区中的杂质，形成该NMOS晶体管的源极与漏极，而该第二栅极用来作为该PMOS晶体管的栅极，且该高温退火工艺用来驱赶入该两第二掺杂区中的杂质，形成该PMOS晶体管的源极与漏极。7.根据权利要求6的方法，其中，该第一离子注入工艺所用的离子杂质包括砷、磷或锑，而该第二离子注入工艺所用的离子杂质则包括氟化硼离子、硼或铟。8.根据权利要求1的方法，另外包括一第三离子注入工艺，用来形成各该MOS晶体管的轻度掺杂漏极(lightly doped drain，LDD)。9...
【专利技术属性】
技术研发人员：张国华，
申请(专利权)人：旺宏电子股份有限公司，
类型：发明
国别省市：71[中国|台湾]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。