半导体存储器制造技术

冗余存储器电路保存指出有缺陷的存储单元行的缺陷地址。冗余控制电路禁用对应于冗余存储器电路中保存的缺陷地址的有缺陷的存储单元行，启用包含有缺陷的存储单元行的存储块中的冗余存储单元行。此外，在其它存储块中，冗余控制电路禁用对应于有缺陷的存储单元行的存储单元行，启用代替这些存储单元行的冗余存储单元行。从而，不仅存在有缺陷的存储单元行的存储块被解除，而且其它存储块中的存储单元行其中的一个也被解除。因此，可在所有存储块之间共用冗余存储器电路，从而减少冗余存储器电路的数量。结果可减小半导体存储器的芯片尺寸。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及具有解除存储单元中的缺陷的冗余电路的半导体存储器。当一些存储单元有缺陷时，按照包含有缺陷的存储单元的存储单元行的地址预先烧断熔丝阵列中的熔丝。当半导体存储器被加电时，熔丝的烧断使有缺陷的存储单元被禁用，代之以启用冗余存储单元行。即，有缺陷的存储单元被解除(relieve)。这样，冗余存储单元被用于解除有缺陷的存储单元，以便提高产量。如上所述，熔丝阵列被用于以冗余存储单元行代替有缺陷的存储单元行。从而，在具有冗余存储单元行的多个存储块的半导体存储器中，熔丝阵列是相应的存储块所必需的。因此，当半导体存储器具有大量的存储块时，熔丝阵列的数目会增大。借助激光辐射烧断熔丝，从而需要比诸如晶体管之类器件大得多的配置面积。此外，相邻的熔丝必须间隔足够的距离。于是熔丝阵列的数目对半导体存储器的芯片尺寸具有重要的影响。如果减少熔丝阵列的数目以防止增大芯片尺寸，会产生不可解除的存储块。这会导致产量较低的问题。另外，熔丝尺寸主要取决于激光辐射设备的精度，几乎和半导体制造工艺无关。从而，即使利用先进的工艺技术使晶体管结构变得更细微，也不会减小熔丝尺寸。换句话说，工艺技术越先进，相对于芯片本文档来自技高网...

【技术保护点】
一种半导体存储器，包括： 彼此在不同时间工作的多个存储块，每个存储块包括多个包含存储单元的存储单元行和一个包含冗余存储单元的冗余存储单元行，所述冗余存储单元行用于解除所述多个存储单元行中有缺陷的存储单元行； 一个冗余存储器电路，包括把指出存在于任意所述存储块中的所述有缺陷的存储单元行的缺陷地址保存为地址信息的第一存储元件；和 一个冗余控制电路，用于接收所述地址信息，禁用对应于所述冗余存储器电路中保存的所述缺陷地址的所述有缺陷的存储单元行，并且启用包含所述有缺陷存储单元行的所述存储块中的所述冗余存储单元行，禁用对应于所述有缺陷存储单元行的所述存储单元行，启用其余的所述存储块中的...

【技术特征摘要】
JP 2001-11-12 345945/20011.一种半导体存储器，包括彼此在不同时间工作的多个存储块，每个存储块包括多个包含存储单元的存储单元行和一个包含冗余存储单元的冗余存储单元行，所述冗余存储单元行用于解除所述多个存储单元行中有缺陷的存储单元行；一个冗余存储器电路，包括把指出存在于任意所述存储块中的所述有缺陷的存储单元行的缺陷地址保存为地址信息的第一存储元件；和一个冗余控制电路，用于接收所述地址信息，禁用对应于所述冗余存储器电路中保存的所述缺陷地址的所述有缺陷的存储单元行，并且启用包含所述有缺陷存储单元行的所述存储块中的所述冗余存储单元行，禁用对应于所述有缺陷存储单元行的所述存储单元行，启用其余的所述存储块中的所述冗余存储单元行，其中所述存储单元行均包括用于选择所述存储单元的选择线；并且所述冗余控制电路包括首先直接接收保存在所述第一存储元件中的所述地址信息的第一接收电路，和根据接收的所述地址信息禁用所述存储单元行其中的一个的第一开关电路，所述第一接收电路和所述第一开关电路形成于所述存储块其中的一个中，以及接收通过首先直接接收所述地址信息的存储块的所述选择线传送的所述地址信息的第二接收电路，和根据接收的所述地址信息禁用所述存储单元行其中的一个的第二开关电路，所述第二接收电路和所述第二开关电路分别形成于除具有所述第一接收电路和所述第一开关电路之外的所述存储块中。2.按照权利要求1所述的半导体存储器，其中所述冗余存储器电路的所述第一存储元件包括多个熔丝，所述缺陷地址的各个二进制位被编程写入所述多个熔丝中。3.按照权利要求1所述的半导体存储器，其中包括所述第二接收电路的各个所述存储块通过所述选择线把所述地址信息传送给包括所述第二接收电路的另一所述存储块。4.按照权利要求1所述的半导体存储器，其中所述第一接收电路包括译解所述地址信息的冗余解码器；并且所述第二接收电路包括保持通过所述选择线传送的所述地址信息的锁存器。5.按照权利要求1所述的半导体存储器...

【专利技术属性】
技术研发人员：奥山好明，藤岡伸也，原浩太，森胜宏，
申请(专利权)人：富士通株式会社，
类型：发明
国别省市：JP[日本]