半导体集成电路及其制造方法技术

当ｎ次接收一个测试命令时，其中多种测试中的任何一种测试。在启动第一测试之后，每当接收小于ｎ次的预定次数的测试命令时，启动或结束任何一种测试。被提供以启动或结束第二和后续测试的测试命令的次数可以小于启动第一测试的测试命令的次数。相应地，可以缩短第二和后续测试所需的时间。由于仅仅当ｎ次接收该测试命令时才启动第一测试，因此没有由于噪声等等而导致意外地在正常模式中执行测试这样的情况。即，可以缩短测试时间而不降低集成电路的操作可靠性。特别地当执行连续多种测试时，可以获得显著效果。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及一种具有测试模式的半导体集成电路。
技术介绍
作为一种具有测试模式的半导体集成电路，例如已知有在日本未审查专利公告No.Hei 2000-243797中公开的技术。当在正常操作模式中多次输入一个测试命令时，该半导体集成电路转到测试模式。因此，可以防止该半导体集成电路在正常操作中意外地转到测试模式。但是，例如当在该半导体集成电路被制造之后执行多种测试时，需要对每种测试多次输入一个命令信号。还需要多次输入该命令信号，以在每次测试结束之后，把在该半导体集成电路中的操作模式从测试模式转到正常操作模式。因此，存在一个问题，即当连续执行多种测试时，需要多次输入该命令信号，从而增加测试时间。
技术实现思路
本专利技术的一个目的是提供一种半导体集成电路，其安全地把它的操作模式从正常操作模式转到测试模式，并且能够缩短测试时间。根据本专利技术一个方面，在该集成电路中，当n次接收一个测试命令时，输出一个初始登录信号，以启动多种测试中的任何一种测试。然后，在输出该初始登录信号之后，每当该测试命令被接收小于n次的预定次数时，输出开始或结束任何一种测试的后续登录信号。该登录信号例如从接收该测试命令的登录电路输出。在本专利技术中，被提供以启动第二和后续测试或者结束该测试的测试命令的次数可以小于用于第一测试的次数。相应地，可以缩短第二和后续测试的时间。仅仅当n次接收该测试命令时才开始第一测试。因此，不会出现由于噪声等等而导致在正常操作时意外地产生该登录信号以执行测试的情况。也就是说，可以缩短测试时间而不减小该集成电路的操作可靠性。特别地，当顺序地执行各种测试时，可以获得显著效果。根据本专利技术第二方面，根据与测试命令一同提供到地址端的地址信号而识别该测试的开始或结束。例如，在集成电路中形成的测试控制电路与每个登录信号相同步地接收地址信号并且输出控制测试的开始或结束的测试控制信号。相应地，可以容易地根据所接收的测试命令而识别是否应当开始或结束该测试。另外，由于在正常操作中所用的地址端还可以被用作为测试端，因此不需要另外形成该测试端。结果，可以防止芯片尺寸增大。根据本专利技术另一个方面，该半导体集成电路包括具有多个存储单元和用于传输从存储单元读出的数据的位线的存储芯。另外，由登录信号启动的测试包括存储单元的老化测试和用于在老化测试之后把位线复位为预定电压的预充电操作测试。通常，通过在预定时间段内连续操作该集成电路而执行老化测试，以消除最初的故障。相应地，与其它测试相比老化测试的时间更长。因此，把本专利技术应用于老化测试的开始和结束，产生缩短测试时间的良好效果。根据本专利技术的另一个方面，该登录电路包括第一电路、第二电路和屏蔽电路。该第一电路在n次接收该测试命令时产生第一登录信号。第二电路在每当接收预定次数的测试信号时产生第二登录信号。该屏蔽电路屏蔽第二登录信号，直到输出初始登录信号时为止，并且在输出初始登录信号之后屏蔽该第一登录信号。该屏蔽电路输出不被屏蔽的第一或第二登录信号作为初始或后续的登录信号。因此，该登录信号可以容易地由简单的电路所产生。根据本专利技术的另一个方面，在提供到命令端作为多个数位的组合的命令信号中，通过不用于正常操作的命令信号的组合，而识别该测试命令。即，用于正常操作中的命令端还可以被用作为用于执行测试的测试端。结果，不需要另外形成测试端，因此可以避免芯片尺寸增加。根据本专利技术的另一个方面，当输出初始登录信号时，在集成电路中的操作模式从正常操作模式转变到测试模式。在测试模式中，可以停止仅仅用于正常操作中的电路的操作。相应地，即使当接收第二和后续测试命令的次数减少到小于接收第一测试命令的次数时，不会降低该集成电路的操作可靠性。根据本专利技术的另一个方面，在输出初始登录信号之后，在每次接收该测试命令时输出后续的登录信号。在转变到测试模式之后，通过最少次数地接收该测试命令，而开始和结束该测试，从而与现有技术相比大大地缩短测试时间。由于需要多次接收测试命令，以执行第一测试，因此没有由于噪声等等而导致意外地产生该登录信号从而在正常模式中执行测试这样的情况。根据本专利技术的另一个方面，在正常操作模式中，在n次接收该测试命令时，测试请求被识别，以在集成电路中把操作模式转变为测试模式。然后，根据与测试命令一同提供到地址端的地址信号，执行多种测试中的任何一种测试。在测试模式中，每当接收小于n次的预定次数的测试命令时，识别该测试请求，并且根据与测试命令一同提供的地址信号执行任何一种测试。另外，在集成电路中的操作模式从测试模式转变为正常操作模式。并且在本专利技术中，可以缩短第二和后续测试所需的时间。没有由于噪声等等而导致意外地产生该登录信号从而在正常模式中执行测试这样的情况。因此，可以缩短测试时间而不降低集成电路的操作可靠性。另外，可以容易地在多个测试项目中识别要启动或结束的测试。由于在正常操作中所用的地址端还可以被用作为测试端，因此不需要另外形成该测试端，因此可以防止芯片尺寸的增加。附图简述从下文结合附图的详细描述中，本专利技术的本质、原理和应用将变得更加清楚，在图中相同的部件由相同的参考标号所表示，其中附图说明图1为示出本专利技术的半导体集成电路的一个实施例的方框图；图2为示出图1中所示的登录解码器的细节的方框图；图3为示出图2中所示的移位寄存器的细节的电路图； 图4为示出图3中所示的移位寄存器的操作的时序图；图5为示出图1中所示的登录产生器的细节的电路图；图6为示出图1中所示的测试控制电路的细节的电路图；图7为示出用于执行老化测试的主信号的状态的时序图；以及图8为用于执行多种测试的主信号的状态的时序图。具体实施例方式在下文中，将参照附图描述本专利技术的优选实施例。在图中，由粗线所示的每条信号线包括多条线路。最后一个字母为“Z”的信号表示正逻辑，以及最后一个字母为“B”或“X”的信号表示负逻辑。图1示出本专利技术的半导体集成电路的一个实施例。该半导体集成电路通过使用CMOS处理而形成在一个硅基片上，作为一个时钟异步DRAM。该DRAM具有一个包括登录解码器10录产生器12的登录电路14、地址解码器16、测试控制电路18、多个测试启动电路20(20a、20b、20c、...)、操作控制电路22以及存储芯24。在该图中，在信号线的未端处的圆点表示外部端子。登录解码器10从DRAM的外部接收控制命令CMD(芯片使能信号CEB、高字节信号UBB、低字节信号LBB、写使能信号WEB以及输出使能信号OEB)，从该登录产生器12接受登录信号ENTRYZ，并且输出第一登录信号TMENTZ或者第二登录信号PCTLX。该芯片使能信号CEB、高字节信号UBB、低字节信号LBB、写使能信号WEB以及输出使能信号OEB被通过各个命令端提供(芯片使能端、高字节端、低字节端、写使能端和输出使能端)。芯片使能信号CEB、高字节信号UBB、低字节信号LBB、写使能信号WEB以及输出使能信号OEB是用于例如读操作或写操作这样的正常操作(正常操作模式)中以及将在下文中描述的测试模式中的命令信号CMD。登录产生器12接收第一和第二登录信号TMENTZ和PCTLX以及测试模式信号TESZ，并且输出登录信号ENTRYZ。该登录信号ENTRYZ是输出到测试控制电路18的测试请求，以启动或结束测试。地址解码器16接收本文档来自技高网...

【技术保护点】
一种半导体集成电路，其中包括： 一个登录电路，用于当该登录电路ｎ次接收一个测试命令时，输出一个初始登录信号，其启动多种测试中的任何一种测试，并且在输出该初始登录信号之后，每当该登录电路以小于ｎ次的预定次数接收该测试命令时，输出开始或结束任何一种测试的后续登录信号。

【技术特征摘要】
JP 2001-11-20 354403/20011.一种半导体集成电路，其中包括一个登录电路，用于当该登录电路n次接收一个测试命令时，输出一个初始登录信号，其启动多种测试中的任何一种测试，并且在输出该初始登录信号之后，每当该登录电路以小于n次的预定次数接收该测试命令时，输出开始或结束任何一种测试的后续登录信号。2.根据权利要求1所述的半导体集成电路，其中进一步包括一个测试控制电路，用于与每个登录信号相同步地接收与所述测试命令一同提供到地址端的地址信号，并且根据所述接收的地址信号输出控制测试的开始或结束的测试控制信号。3.根据权利要求2所述的半导体集成电路，其中进一步包括具有多个存储单元和用于传输从存储单元读出的数据的位线的存储芯，其中由登录信号启动的所述测试包括所述存储单元的老化测试和用于在老化测试之后把所述位线复位为预定电压的预充电操作测试。4.根据权利要求1所述的半导体集成电路，其中进一步包括所述登录电路包括第一电路，用于在n次接收该测试命令时产生第一登录信号；第二电路，用于在每当接收预定次数的测试信号时产生第二登录信号；以及屏蔽电路，用于屏蔽所述第二登录信号，直到输出所述初始登录信号时为止，并且在输出初始登录信号之后屏蔽所述第一登录信号，并且输出不被屏蔽的第一或第二登录信号作为初始或后续的登录信号。5.根据权利要求1所述的半导体集成电路...

【专利技术属性】
技术研发人员：坪井浩庆，藤冈伸也，
申请(专利权)人：富士通株式会社，
类型：发明
国别省市：JP[日本]