可在低电源电压下运行的降低电位产生电路制造技术

一种电源电路，包括：一个第一ＮＭＯＳ型电流镜像电路，它将第一电位跟第二电位进行比较；一个第二ＮＭＯＳ型电流镜像电路，它将第一电位跟第三电位进行比较；以及一个电压设置电路，它响应于第一和第二ＮＭＯＳ型电流镜像电路的输出，调节第一电位，使得第一电位落在第二电位和第三电位之间。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术一般地涉及电源电路和半导体器件，特别是涉及一种用于产生内部降低的电位的电源电路以及涉及使用这种电路的半导体器件。产生已降低的电位的内部降低电位产生电路典型地使用一系列电阻对从外部电源提供的电位进行分压，并且设定一个上限和一个下限，它们定义了所产生的已降低的电位的一个范围。内部降低电位的产生电路使用一个电流镜像电路来控制它的输出电位，使得它停留在上限和下限之间。附图说明图1是一份电路图，表示一种现有技术的内部降低电位产生电路的配置。图1的内部降低电位产生电路10包括各PMOS型晶体三极管11至14，各NMOS型晶体三极管15至18，各NMOS型晶体三极管21至24，各PMOS型晶体三极管25至27，一个倒相器31，一个PMOS型晶体三极管32，一个NMOS型晶体三极管33，以及电阻R1至R3。电阻R1至R3被串联连接，由此形成一个电位分压器，它对介于电位VF以及电位VSS之间的电位进行分压。电位VF从一个外部电源电位VDD产生，并且是与VDD无关的一个固定电位。电位分压器产生一个下限参考电位vl，作为已降低的电位的下限，以及一个上限参考电位vu，作为已降低的电位的上限。各PMOS型晶体三极管11至14以及各NMOS型晶体三极管15至18一起，组成一个NMOS型电流镜像电路，它起到比较器的作用。NMOS型电流镜像电路有一个输入节点，这就是NMOS晶体三极管15的栅极，它接收来自电位分压器的下限参考电位vl。各NMOS晶体三极管21至24，以及各PMOS晶体三极管25至27一起，组成一个PMOS型电流镜像电路，它起到比较器的作用。PMOS型晶体三极管25的栅极用作该PMOS型电流镜像电路的输入节点，并接收来自电位分压器的上限参考电位vu。在下限一侧的NMOS型电流镜像电路产生一个输出，它被送往PMOS型晶体三极管32的栅极。在上限一侧的PMOS型电流镜像电路的输出被送往NMOS型晶体三极管33的栅极。PMOS晶体三极管32以及NMOS晶体三极管33在它们的漏极处互相连接，并且从介于这些晶体三极管之间的连接点输出一个已降低的电位vpr。所产生的已降低的电位vpr被送往半导体器件的内部电路，并且还被反馈到下限一侧的NMOS型电流镜像电路以及上限一侧的NMOS型电流镜像电路。下限一侧的NMOS型电流镜像电路将所产生的已降低的电位vpr跟下限参考电位vl加以比较。若已降低的电位vpr低于下限参考电位vl，则NMOS型晶体三极管15变为导通，它将节点n0的电位拉到低电位。这使得PMOS晶体三极管32导通，将已降低的vpr拉上去。若已降低的电位vpr高于下限参考电位次vl，则NMOS晶体三极管15变为截止，从而使节点n0的电位保持高电平，由此使得PMOS晶体三极管32截止。上限一侧的PMOS型电流镜像电路将所产生的已降低的电位vpr跟上限参考电位vu加以比较。若已降低的电位vpr高于上限参考电位vu，则PMOS晶体三极管25变为导通，它将节点n1的电位拉到高电位。这使得NMOS晶体三极管33导通，将已降低的电位vpr拉下来。若已降低的电位vpr低于上限参考电位vu，则PMOS型晶体三极管25变为截止，从而使节点n1的电位保持低电平，由此使得NMOS晶体三极管33截止。当半导体器件被设置为低功耗模式时，信号ulp变为高电平。当低功耗模式进入信号ulp变为高电平时，各NMOS型晶体三极管21和24变为导通，并且PMOS型晶体三极管27变为截止。其结果是，上限一侧的PMOS型电流镜像电路将停止工作。节点n1的电位变为低电平，由此使NMOS晶体三极管33截止。这就避免了漏电流从已降低的电位vpr流到地电位VSS。而且，PMOS型晶体三极管11至14导通，以及NMOS型晶体三极管18截止。这就使节点n0的电位变为高电平，并使PMOS晶体三极管32截止。通过进行上述操作，内部降低电位产生电路10产生并控制已降低的电位vpr，使得已降低的电位vpr落在上限参考电位vu以及下限参考电位vl之间。现在的半导体器件通常被供以外部电源电位，为了降低功耗，该电位被设置为相对低。图1的内部降低电位产生电路10在上限一侧使用PMOS型电流镜像电路。当外部电源电压VDD降低时，介于上限参考电位vu与电源电压VDD之间的差值变小，使得PMOS晶体三极管25和26不能充分地导通。其结果是，在上限一侧的PMOS型电流镜像电路不能表现出足够的增益。因此，需要有这样一种电源电路和这样一种半导体器件，即使当外部电源电位为相对地低时，仍能适当地产生内部降低的电位。在随后的叙述中，将说明本专利技术的各项特征和优点，并且从以下的描述和诸附图中，将部分地变得更加明显，或者根据在本说明书中所提供的内容，通过实践本专利技术也可以了解。通过在本说明书中以如此充分、明确、精炼和精确的描述特别地指出的一种电源电路和一种半导体器件，将能实现和获得本专利技术的各项目标以及其他的各项特征和优点，使得专业人士能实践本专利技术。为了实现这些和其他优点，并且根据本文所体现的和广义地描述的本专利技术的目的，根据本专利技术的一个电源电路包括一个第一NMOS型电流镜像电路，它将第一电位跟第二电位进行比较；一个第二NMOS型电流镜像电路，它将第一电位跟第三电位进行比较；以及一个电压设置电路，它响应于第一和第二NMOS型电流镜像电路的输出，调节第一电位，使得第一电位落在第二电位和第三电位之间。在如上所述的电源电路中，电位设置电路包括一个PMOS型晶体三极管以及一个NMOS型晶体三极管，它们被串联连接，以形成介于电源电位以及地电位之间的一个晶体三极管序列，第一NMOS型电流镜像电路的输出端被连接到所述晶体三极管序列中的PMOS晶体三极管的栅极，第二NMOS型电流镜像电路的输出端被连接到所述晶体三极管序列中的NMOS晶体三极管的栅极，并且在介于所述晶体三极管序列中的PMOS晶体三极管和NMOS晶体三极管之间的一个结合点处，产生第一电位。此外，如上所述的电源电路还包括一个电路，它响应于一个预定信号的确立，挂起第二NMOS型电流镜像电路的运作，以及一个NMOS型晶体三极管，它被连接到介于地电位以及所述晶体三极管序列中的NMOS型晶体三极管的栅极之间，并且，响应于预定信号的确立，它变为导通，使得所述晶体三极管序列中的NMOS型晶体三极管的栅极被连接到地电位。如上所述的电源电路产生并控制已降低的电位(即，第一电位)，使得已降低的电位落在下限参考电位(即，第二电位)以及上限参考电位(即，第三电位)之间。本专利技术的配置在上限一侧以及下限一侧都使用一个NMOS型电流镜像电路，使得，即使作为降低外部电源电位的结果，介于上限参考电位以及电源电位之间的差值变小时，用于NMOS型电流镜像电路之中的各NMOS型晶体三极管仍能充分地导通。因此，即使为了降低功耗的目的而将外部电源电位设置为一个相对低的电位，在上限一侧的NMOS型电流镜像电路仍能给出足够的增益。此外，当一个低功耗模式进入信号(即，预定信号)被确立时，在上限一侧的NMOS型电流镜像电路将停止工作。当出现这种情况时，在晶体三极管序列中的NMOS型晶体三极管栅极上的电位可能没有充分地降低到低电平。在本专利技术中，提供了一种NMOS型晶体三极管，响应于低功耗模式进入信号的确本文档来自技高网...

【技术保护点】
一种电源电路，包括：第一ＮＭＯＳ型电流镜像电路，它将第一电位与第二电位进行比较；第二ＮＭＯＳ型电流镜像电路，它将第一电位与第三电位进行比较；以及一个电压设置电路，它响应于第一和第二ＮＭＯＳ型电流镜像电路的输出，调节第一电位，使得 第一电位落在第二电位和第三电位之间。

【技术特征摘要】
JP 2001-11-29 364683/20011.一种电源电路，包括第一NMOS型电流镜像电路，它将第一电位与第二电位进行比较；第二NMOS型电流镜像电路，它将第一电位与第三电位进行比较；以及一个电压设置电路，它响应于第一和第二NMOS型电流镜像电路的输出，调节第一电位，使得第一电位落在第二电位和第三电位之间。2.根据权利要求1所述的电源电路，其中，所述第一NMOS型电流镜像电路包括一个NMOS型晶体三极管，在其栅极接收第一电位；以及一个NMOS型晶体三极管，在其栅极接收第二电位；并且其中，所述第二NMOS型电流镜像电路包括一个NMOS型晶体三极管，在其栅极接收第一电位；以及一个NMOS型晶体三极管，在其栅极接收第三电位。3.根据权利要求2所述的电源电路，其中，所述电压设置电路包括一个PMOS型晶体三极管以及一个NMOS型晶体三极管，它们被串联连接，以形成介于电源电位以及地电位之间的一个晶体三极管序列，所述第一NMOS型电流镜像电路的输出端被连接到所述晶体三极管序列中的PMOS晶体三极管的栅极，所述第二NMOS型电流镜像电路的输出端被连接到所述晶体三极管序列中的NMOS晶体三极管的栅极，并且在介于所述晶体三极管序列中的PMOS晶体三极管和NMOS晶体三极管之间的一个结合点处，产生所述第一电位。4.根据权利要求3所述的电源电路，其中，所述第一NMOS型电流镜像电路的输出端是在其栅极处接收第二电位的NMOS型晶体三极管的一个漏极节点，所述第二NMOS型电流镜像电路的输出端是在其栅极处接收第三电位的NMOS晶体三极管的一个漏极节点。5.根据权利要求3所述的电源电路，还包括一个电路，它响应于一个预定信号的确立，挂起所述第二NMOS型电流镜像电路的运作；以及一个NMOS型晶体三极管，它被连接到介于地电位以及所述晶体三极管序列中的NMOS型晶体三极管的栅极之间，并且，响应于预定信号的确立，它变为导通，以便将所述晶体三...

【专利技术属性】
技术研发人员：森胜宏，藤冈伸也，大野润，
申请(专利权)人：富士通株式会社，
类型：发明
国别省市：JP[日本]