一种数据处理方法、共享缓存、芯片系统及电子设备技术方案

本申请实施例提供一种数据处理方法、共享缓存、芯片系统及电子设备，其中方法包括：获取第一处理器核的数据处理指令，所述数据处理指令包括目标地址；若所述目标地址至少与第二处理器核的处理地址不同，判断所述目标地址是否在第一地址中命中，所述第一地址包括第一way当前缓存的数据的地址；根据命中判断结果，基于所述第一way执行所述数据处理指令；其中，共享缓存包括数据缓存区，所述数据缓存区至少包括第一way和第二way；所述第一way至少用于缓存第一处理器核与第二处理器核的不同处理地址对应的数据；所述第二way用于缓存多个处理器核的共同处理地址对应的数据。本申请实施例能够整体上提升处理器核的数据处理效率。能够整体上提升处理器核的数据处理效率。能够整体上提升处理器核的数据处理效率。

【技术实现步骤摘要】
一种数据处理方法、共享缓存、芯片系统及电子设备


[0001]本申请实施例涉及处理器
，具体涉及一种数据处理方法、共享缓存、芯片系统及电子设备。

技术介绍

[0002]处理器核作为芯片系统的运算、控制核心，是芯片系统中信息处理、程序运行的最终执行单元。在现代计算机体系结构中，处理器核一般通过缓存(cache)与内存实现数据交互；其中，缓存作为处理器核与内存之间的存储器，缓存中相对少量的存储单位可映射内存中相对大量的存储单位，从而加速处理器核的数据处理效率。
[0003]在多核芯片系统中，每个处理器核具有各自私有的私有缓存，并且多个处理器核具有共享的共享缓存。基于共享缓存由多个处理器核共享的属性，共享缓存如何合理的处理不同处理器核的数据处理指令，以整体提升处理器核的数据处理效率，成为了本领域技术人员亟需解决的技术问题。

技术实现思路

[0004]有鉴于此，本申请实施例提供一种数据处理方法、共享缓存、芯片系统及电子设备，以针对不同处理器核之间的不同处理地址，实现数据处理指令的合理处理，从而整体提升处理器核的数据处理效率。
[0005]为实现上述目的，本申请实施例提供如下技术方案。
[0006]第一方面，本申请实施例提供一种数据处理方法，包括：
[0007]获取第一处理器核的数据处理指令，所述数据处理指令包括目标地址；
[0008]若所述目标地址至少与第二处理器核的处理地址不同，判断所述目标地址是否在第一地址中命中，所述第一地址包括第一way当前缓存的数据的地址；
[0009]根据命中判断结果，基于所述第一way执行所述数据处理指令；
[0010]其中，共享缓存包括数据缓存区，所述数据缓存区至少包括第一way和第二way；所述第一way至少用于缓存第一处理器核与第二处理器核的不同处理地址对应的数据；所述第二way用于缓存多个处理器核的共同处理地址对应的数据。
[0011]第二方面，本申请实施例提供一种数据处理方法，包括：
[0012]获取处理器核的数据处理指令，所述数据处理指令携带目标地址以及目标标志；
[0013]根据所述目标标志的数值，确定目标地址对应的目标way；
[0014]判断所述目标地址是否在所述目标way当前缓存的数据的地址中命中；
[0015]根据命中判断结果，基于所述目标way执行所述数据处理指令；
[0016]其中，共享缓存包括数据缓存区，所述数据缓存区包括多个way，各个way缓存数据的处理地址不同。
[0017]第三方面，本申请实施例提供一种共享缓存，包括：
[0018]数据缓存区，所述数据缓存区至少包括第一way和第二way；其中，所述第一way至
少用于缓存第一处理器核与第二处理器核的不同处理地址对应的数据；所述第二way用于缓存多个处理器核的共同处理地址对应的数据；
[0019]命中判断逻辑，用于在所述共享缓存获取第一处理器核的数据处理指令之后，若所述数据处理指令携带的目标地址至少与第二处理器核的处理地址不同，判断所述目标地址是否在第一地址中命中，所述第一地址包括第一way当前缓存的数据的地址；
[0020]执行逻辑，用于根据所述命中判断逻辑的命中判断结果，基于所述第一way执行所述数据处理指令。
[0021]第四方面，本申请实施例提供一种芯片系统，所述芯片系统包括多个处理器核，以及所述多个处理器核共享的共享缓存，所述共享缓存如上述第三方面所述的共享缓存。
[0022]第五方面，本申请实施例提供一种电子设备，包括如上述第四方面所述的芯片系统。
[0023]本申请实施例在数据缓存区至少配置第一way和第二way的情况下，如果第一处理器核的数据处理指令中携带的目标地址，至少与第二处理器核的处理地址不同，则共享缓存根据目标地址在第一way对应的第一地址的命中判断结果，只是基于第一way执行数据处理指令，而不会影响用于缓存共同处理地址对应的数据的第二way。因此不同处理器核之间的不同处理地址在共享缓存未命中，并不会踢出第二way中缓存的存储单位，而只是会影响该不同处理地址对应的way中缓存的存储单位；也就是说，不同处理地址的数据处理并不会影响共同处理地址的数据处理。本申请实施例能够避免不同处理地址的数据处理影响共同处理地址的数据处理的情况发生，进而整体上提升处理器核的数据处理效率。
附图说明
[0024]为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
[0025]图1A为芯片系统的结构示意图。
[0026]图1B为芯片系统的另一结构示意图。
[0027]图2A为共享缓存的结构示意图。
[0028]图2B为共享缓存的另一结构示意图。
[0029]图2C为数据处理方法的流程图。
[0030]图3A为共享缓存的再一结构示意图。
[0031]图3B为数据处理方法的另一流程图。
[0032]图4A为共享缓存的又一结构示意图。
[0033]图4B为数据处理方法的再一流程图。
[0034]图5为数据处理方法的又一流程图。
[0035]图6为数据处理方法的又另一流程图。
具体实施方式
[0036]下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完
整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
[0037]图1A示例性的示出了芯片系统100的结构示意图。如图1A所示，芯片系统100可以包括：多个处理器核110；设置于每个处理器核110内部的私有缓存120；设置于多个处理器核110外部的共享缓存130；内存控制器140以及内存150；其中，共享缓存130通过内存控制器140与内存150进行数据交互。
[0038]处理器核110是芯片系统的运算、控制核心。处理器核例如CPU(Central Processing Unit，中央处理器)核、GPU(Graphics Processing Unit，图形处理器)核、NPU(嵌入式神经网络处理器)核、TPU(张量处理单元)、AI(人工智能)核等。
[0039]缓存是在处理器核和内存之间的存取速度极快的存储器，用于通过相对少量的存储单位映射内存中相对大量的存储单位。缓存一般具有多级结构，其中，上级缓存相对少量的存储单位可映射下级缓存相对大量的存储单位，末级缓存(一般是共享缓存)相对少量的存储单位可映射内存相对大量的存储单位；并且，上级缓存拥有比下级缓存更快的数据存取速度，但上级缓存的容量相比下级缓存更小。基于此，本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种数据处理方法，其特征在于，包括：获取第一处理器核的数据处理指令，所述数据处理指令包括目标地址；若所述目标地址至少与第二处理器核的处理地址不同，判断所述目标地址是否在第一地址中命中，所述第一地址包括第一缓存行way当前缓存的数据的地址；根据命中判断结果，基于所述第一way执行所述数据处理指令；其中，共享缓存包括数据缓存区，所述数据缓存区至少包括第一way和第二way；所述第一way至少用于缓存第一处理器核与第二处理器核的不同处理地址对应的数据；所述第二way用于缓存多个处理器核的共同处理地址对应的数据。2.根据权利要求1所述的方法，其特征在于，所述第一way具体用于缓存所述多个处理器核的不同处理地址对应的数据；所述目标地址至少与第二处理器核的处理地址不同包括：所述目标地址属于所述多个处理器核的不同处理地址。3.根据权利要求2所述的方法，其特征在于，所述数据处理指令还携带目标标志；其中，所述目标标志的数值为第一值，则所述目标地址属于所述多个处理器核的不同处理地址；所述目标标志的数值为第二值，则所述目标地址属于所述多个处理器核的共同处理地址。4.根据权利要求2所述的方法，其特征在于，所述共享缓存还包括地址索引区，所述地址索引区存储有第一地址的标签tag，以及第二地址的tag；所述第二地址包括所述第二way当前缓存的数据的地址；所述判断所述目标地址是否在第一地址中命中包括：判断所述目标地址是否在所述地址索引区存储的第一地址的tag中命中。5.根据权利要求1所述的方法，其特征在于，所述数据缓存区配置有与第二way不同的多种特殊way，一种特殊way用于缓存任意两个处理器核的不同处理地址对应的数据；所述第一way包含于所述多种特征way中，所述第一way具体用于缓存第一处理器核与第二处理器核的不同处理地址对应的数据；所述第一处理器核和所述第二处理器核为所述多个处理器核中的部分处理器核；所述目标地址至少与第二处理器核的处理地址不同包括：所述目标地址属于第一处理器核与第二处理器核的不同处理地址。6.根据权利要求5所述的方法，其特征在于，所述数据处理指令还携带目标标志；所述目标标志的当前数值与第一way相对应，则所述目标地址属于第一处理器核与第二处理器核的不同处理地址；所述目标标志的当前数值与第二way相对应，则所述目标地址属于所述多个处理器核的共同处理地址；其中，第二way和各种特殊way分别对应所述目标标志的一个数值。7.根据权利要求5所述的方法，其特征在于，所述共享缓存还包括地址索引区，所述地址索引区存储有第二地址的tag，以及各种特殊way当前缓存的数据对应的地址的tag；其中，所述第二地址包括第二way当前缓存的数据的地址，所述各种特殊way当前缓存的数据对应的地址的tag包括：第一way对应的第一地址的tag；所述判断所述目标地址是否在第一地址中命中包括：判断所述目标地址是否在所述地址索引区存储的第一地址的tag中命中。8.根据权利要求1
‑
7任一项所述的方法，其特征在于，所述根据命中判断结果，基于所
述第一way执行所述数据处理指令包括：若所述目标地址在所述第一地址中命中，基于所述第一way中已存在的所述目标地址相应的存储单位，执行数据读取过程或者数据写入过程；若所述目标地址在所述第一地址中未命中，将所述第一way中的至少一个存储单位替换为内存中所述目标地址相应的存储单位，基于替换后的存储单位，执行数据读取过程或者数据写入过程。9.根据权利要求1所述的方法，其特征在于，所述方法还包括：若所述目标地址属于所述多个处理器核的共同处理地址，判断所述目标地址是否在第二地址中命中，所述第二地址包括第二way当前缓存的数据的地址；根据命中判断结果，基于所述第二way执行所述数据处理指令。10.一...

【专利技术属性】
技术研发人员：梅程强，左航，翟海峰，陈庆，王森，宋陆涛，乐祥，潘于，
申请(专利权)人：海光信息技术股份有限公司，
类型：发明
国别省市：