形成微细尺寸结构的方法技术

本发明专利技术揭示了一种形成微细尺寸结构的方法。本发明专利技术利用一次光罩或一次的图案转移工艺、自行对准回蚀刻工艺与传统沉积工艺即可形成一具有微细微细尺寸的图案，此微细微细尺寸的大小仅为以可应用的微影工艺形成的微细尺寸的三分之一。通过适当地选择欲沉积与回蚀刻的材料，此图案可为一蚀刻罩幕或其本身即为元件结构。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术有关一种，特别是一种有关於形成具有微小尺寸的元件结构的方法。(2)
技术介绍
在半导体工业中，微影工艺被应用在於半导体晶片上形成集成电路的过程当中。在微影工艺中一种辐射能量的形式，例如紫外线光，通过一光罩至一半导体晶片上。此光罩上包括透光与不透光的区域，这些透光与不透光的区域构成所需的图案。各种图案中例如闸状的图案可用来在半导体晶片上形成平行的导线。紫外线将光罩上的图案转移至一形成於半导体晶片上的光阻层。光阻层接着被显影以移除正光阻层的曝光部份或是负光阻层的未曝光部份。被图案转移或形成的光阻层接下来可被用于例如离子布植或蚀刻等的半导体工艺中。当集成电路的集成度不断提高，半导体元件的特点已缩小至深此微米的等级。这些深次微米的特点包括金属或多晶硅导线的线宽或间距，或是半导体元件的其他各种几何特征。用于几何特征必须不断地缩小，微影工艺与设备的改良或发展也一直持续不断地进行。举例来说，相位移微影工艺利用相位移光罩将图案边缘处的曝光光线相位移以增强影像对比。其他的微影工艺包括电子束(e-beam)微影技术与X光微影技术等。尽管如此，上述用於深次微米工艺的微影工艺技术仍然面临无法避免且难以克服的先天限制。当半导体元件的各种几何特征达到0.18微米、0.13微米甚至更微小的尺寸，问题会越趋严重。有鉴於上述传统工艺的缺点，因此有必要发展出一种新颖进步的技术与工艺，此技术与工艺能在崭新革命性的工艺发展成功前克服微影工艺技术的先天限制。(3)
技术实现思路
本专利技术的一目的为提供一种，此方法可有效进一步缩小现代集成电路的线宽，其中仅使用成熟可行的微影技术。本专利技术的另一目的为提供一种，此方法可形成一具有微细尺寸的图案，其微细尺寸仅有以成熟可行的微影技术所形成的微细尺寸的三分之一。本专利技术的又一目的为提供一种，此方法具有优异的临界尺寸与图案线条位置控制能力，同时工艺简单容易。根据本专利技术一方面的一种，其特点是，至少包括下列步骤提供一底材，所述的底材上设有一光阻层图案，而所述的图案至少包括数个线型图案；形成一第一层覆盖所述的图案与所述的底材；回蚀刻所述的第一层以暴露出所述的底材；形成一第二层覆盖所述的图案、所述的第一层与所述的底材；回蚀刻所述的第二层以暴露出所述的图案与所述的第一层；移除所述的图案；形成一第三层覆盖所述的第一层、所述的第二层与所述的底材；回蚀刻所述的第三层以暴露出所述的底材；形成一第四层覆盖所述的第一层、所述的第二层、所述的第三层舆所述的底材，其中构成所述的第四层的材料与构成所述的第一层的材料相同；回蚀刻所述的第四层以暴露出所述的第一层、所述的第二层与所述的第三层；及移除所述的第二层与所述的第三层。根据本专利技术另一方面的一种，其特点是，至少包括下列步骤提供一底材，所述的底材具有一介电层图案於其上，其中，所述的图案至少包括数个等距线型图案且所述的线型图案的宽度等於相邻两所述的线型图案的距离；形成一第一层覆盖所述的图案与所述的底材；回蚀刻所述的第一层以暴露出所述的底材；形成一第二层覆盖所述的图案、所述的第一层与所述的底材；回蚀刻所述的第二层以暴露出所述的图案与所述的第一层；移除所述的图案；形成一第三层覆盖所述的第一层、所述的第二层与所述的底材；回蚀刻所述的第三层以暴露出所述的底材；形成一第四层覆盖所述的第一层、所述的第二层、所述的第三层与所述的底材，其中，构成所述的第四层的材料与构成所述的第一层的材料相同；回蚀刻所述的第四层以暴露出所述的第一层、所述的第二层与所述的第三层；及移除所述的第二层与所述的第三层。根据本专利技术又一方面的一种，其特点是，至少包括下列步骤提供一底材，所述的底材具有一由一层所构成的图案於其上，其中，所述的图案至少包括数个等距线型图案且所述的线型图案的宽度等於相邻两所述的线型图案的距离；形成一第一层覆盖所述的图案与所述的底材，其中，所述的第一层的厚度约为相邻两所述的线型图案的距离的三分之一；回蚀刻所述的第一层以暴露出所述的底材；形成一第二层覆盖所述的图案、所述的第一层与所述的底材，其中，所述的第二层的厚度约为相邻两所述的线型图案的距离的三分之一；回蚀刻所述的第二层以暴露出所述的图案与所述的第一层；移除所述的图案；形成一第三层覆盖所述的第一层、所述的第二层与所述的底材，其中，所述的第三层的厚度约为相邻两所述的线型图案的距离的三分之一；回蚀刻所述的第三层以暴露出所述的底材；形成一第四层覆盖所述的第一层、所述的第二层、所述的第三层与所述的底材，其中，构成所述的第四层的材料与构成所述的第一层的材料相同且所述的第四层的厚度约为相邻两所述的线型图案的距离的三分之一；回蚀刻所述的第四层以暴露出所述的第一层、所述的第二层与所述的第三层；及移除所述的第二层与所述的第三层。为进一步说明本专利技术的上述目的、结构特点和效果，以下将结合附图对本专利技术进行详细的描述。(4)附图说明图1A是显示形成一图案层於一底材上的结果示意图；图1B是显示共形生成一层覆盖图1A所示的底材上的结果示意图；图1C是显示非等向性回蚀刻图1B中所示结构的结果示意图；图1D是显示共形生成一层於图1C所示结构上的结果示意图；图1E是显示非等向性回蚀刻图1D中所示结构的结果示意图；图1F是显示移除图1A至图1E中所示的图案层的结果示意图；图1G是显示共形生成一层於图1F所示的结构上的结果示意图1H是显示非等向性回蚀刻图1G中所示结构的结果示意图；图1I是显示共形生成一层於图1H所示结构上的结果示意图；图1J是显示非等向性回蚀刻图1I中所示结构的结果示意图；及图1K是显示形成本专利技术的图案层的结果示意图。(5)具体实施方式在此必须说明的是以下描述的工艺步骤及结构并不包括完整的工艺。本专利技术可以借助各种集成电路工艺来实施，在此仅提及了解本专利技术所需的工艺。以下将根据本专利技术结合附图进行详细的说明，请注意图示均为简单的形式且未依照比例描绘，而尺寸均被夸大以利於了解本专利技术。参考图1A所示，显示由一第一层102形成的一图案形成於一底材100上。此图案至少包括数个经形成且等距离的线形图案。线形图案的间隔或彼此的间的距离等於其宽度。为了突破微影工艺的极限线形图案的宽度或彼此之间的距离应约略等於现代半导体产业界所应用的微影工艺的分辨率极限或以其他各种方法所能达到的最小线宽。举例来说，线形图案的宽度或彼此之间的距离可为0.18微米或甚至更微细的0.13微米。尽管如此，在现代微影工艺仍在不断地发展的同时，图1A所示的线形图案的宽度或其彼此之间的距离不应受限於上述的工艺线宽等级。底材100可为一介电层、一导体层、一集成电路与其他各种底材，底材100为何是取决於本专利技术的应用而定。在本专利技术的一实施例中，第一层102至少包合一光阻层，例如一以传统方法形成的深紫外线(DUV)光阻层。图1A所示的线形图案可以传统的微影工艺形成。参考图1B所示，一第二层104形成於底材100上。第二层104可为一介电层，此介电层可为一以传统的方法形成的氧化层或氮化硅层。第二层104的厚度以约为图1A中所示的线形图案的宽度的三分之一较佳。第一层102也可为一介电层，此介电层与第二层104必须具有高蚀刻选择比。也即若第一层102为一氧化层，则第二层104可为一氧化硅层。参考图1C所示，第二层104被以例如用於蚀本文档来自技高网...

【技术保护点】
一种形成微细尺寸结构的方法，其特征在于，至少包括下列步骤： 提供一底材，所述的底材上设有一光阻层图案，而所述的图案至少包括数个线型图案； 形成一第一层覆盖所述的图案与所述的底材； 回蚀刻所述的第一层以暴露出所述的底材； 形成一第二层覆盖所述的图案、所述的第一层与所述的底材； 回蚀刻所述的第二层以暴露出所述的图案与所述的第一层； 移除所述的图案； 形成一第三层覆盖所述的第一层、所述的第二层与所述的底材； 回蚀刻所述的第三层以暴露出所述的底材； 形成一第四层覆盖所述的第一层、所述的第二层、所述的第三层舆所述的底材，其中构成所述的第四层的材料与构成所述的第一层的材料相同； 回蚀刻所述的第四层以暴露出所述的第一层、所述的第二层与所述的第三层；及 移除所述的第二层与所述的第三层。

【技术特征摘要】
1.一种形成微细尺寸结构的方法，其特征在于，至少包括下列步骤提供一底材，所述的底材上设有一光阻层图案，而所述的图案至少包括数个线型图案；形成一第一层覆盖所述的图案与所述的底材；回蚀刻所述的第一层以暴露出所述的底材；形成一第二层覆盖所述的图案、所述的第一层与所述的底材；回蚀刻所述的第二层以暴露出所述的图案与所述的第一层；移除所述的图案；形成一第三层覆盖所述的第一层、所述的第二层与所述的底材；回蚀刻所述的第三层以暴露出所述的底材；形成一第四层覆盖所述的第一层、所述的第二层、所述的第三层舆所述的底材，其中构成所述的第四层的材料与构成所述的第一层的材料相同；回蚀刻所述的第四层以暴露出所述的第一层、所述的第二层与所述的第三层；及移除所述的第二层与所述的第三层。2.如权利要求1所述的方法，其特征在于，所述的第二层与所述的第三层至少包括一非感光性高分子层。3.如权利要求1所述的方法，其特征在于，所述的第一层、所述的第二层、所述的第三层与所述的第四层的厚度约为相邻两所述的线型图案的距离的三分之一。4.一种形成微细尺寸结构的方法，其特征在于，至少包括下列步骤提供一底材，所述的底材具有一介电层图案於其上，其中，所述的图案至少包括数个等距线型图案且所述的线型图案的宽度等於相邻两所述的线型图案的距离；形成一第一层覆盖所述的图案与所述的底材；回蚀刻所述的第一层以暴露出所述的底材；形成一第二层覆盖所述的图案、所述的第一层与所述的底材；回蚀刻所述的第二层以暴露出所述的图案与所述的第一层；移除所述的图案；形成一第三层覆盖所述的第一层、所述的第二层与所述的底材；回蚀刻所述的第三层以暴露出所述的底材；形成一第四层覆盖所述的第一层、所述的第二层、所述的第三层与所述的底材，其中，构成所述的第四层的材料与构成所述的第一层的材料相同；回蚀刻...

【专利技术属性】
技术研发人员：张庆裕，钟维民，
申请(专利权)人：旺宏电子股份有限公司，
类型：发明
国别省市：71[中国|台湾]