接合垫的构造及其制造方法技术

本发明专利技术提供一种接合垫的构造及其制造方法，适用于具有介电层的半导体基底表面，上述接合垫的构造包括：一顶部金属垫，形成于上述介电层上方；以及复数个金属支撑物，镶嵌于该介电层，并且形成于该顶部金属垫的底面。根据本发明专利技术的接合垫构造及其制造方法，不但可确保接合垫与介电层之间的黏着力，并且能够提供足够小的寄生电容，而适用于高速半导体元件以及射频元件。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术系有关于一种半导体种体电路(semiconductor integatedcircuits；ICs)的制造技术，特别是有关于可防止接合垫(bonding pad)剥离的接合垫构造及其制造方法。附图说明图1显示习知接合垫构造之一的剖面示意图，此图编号10表示形成有若干半导体元件(图未显示)的半导体基底，编号12表示介电材料，传统的接合垫系由形成于介电材料12的多层金属垫14a、14b、14c、14d、以及连系上述各层金属垫14a、14b、14c、14d的金属栓塞V构成，而编号18表示覆盖于顶部金属垫14d周边的绝缘保护层，上述金属栓塞V系由填入复数孔洞的金属材料构成。上述接合垫构造系由多层金属垫构成，容易造成太大的寄生电容(parasitic capaci-tance)，进而影响半导体元件的性能。为了改善上述缺点，有人提出仅保留顶部金属垫的概念，此概念参照如图2，图2显示金属垫构造的剖面图，此图的编号30表示形成有若干半导体元件(图未显示)的半导体基底，编号32表示介电材料，编号34表示供打线用的顶部金属垫(top metal pad)，而编号38则表示覆盖于金属垫34周边的绝缘保护层(Passivatlon layer)。此构造能够降低寄生电容，然而金属垫34与介电层32之间的黏着力(adhesion)大幅地降低，打线后容易造成金属垫34剥离(peel Off)的问题。因此，在此
，有需要提供一种能够提升接合垫与下层介电层之间黏着力的接合垫。美国专利编号第5,707,894号公开了一种，此接合垫包括一顶部金属垫、锚状垫(anchor pad)、用来连接顶部金属垫以及锚状垫而填入孔洞的金属，此接合垫可提升顶部金属垫的黏着力。然而此接合垫构造仍存在较大的寄生电容，无法完全符合高速半导体元件(highspeed element)或是射频元件(radio frequencyRF)的需求。根据上述目的，本专利技术提供一种接合垫的构造，适用于具有介电层的半导体基底表面，上述接合垫的构造包括一顶部金属垫，形成于上述介电层上方；以及复数个金属支撑物，镶嵌于该介电层，并且形成于该顶部金属垫的底面。上述顶部金属垫以及复数个金属支撑物可以由铜金属一体成形构成。再者，上述顶部金属垫也可以由铝铜合金构成，而该答复数个金属支撑物由钨金属构成。再者，上述接合垫的构造之中，可以更包括一绝缘保护层，覆盖于该顶部金属垫的周边。根据上述目的，本专利技术亦提供一种接合垫的制造方法，包括下列步骤提供一表面具有介电层的半导体基底；选择性蚀刻既定深度的上述介电层。以形成复数个孔洞；在该等复数个孔洞内填入金属以构成复数个金属支撑物；在该等复数个支撑物的上方形成一顶部金属垫。再者，上述接合垫的制造方法之中，填入该等复数个孔洞内的金属可以为钨金属，而顶部金属垫可以由铝铜合金构成。根据上述目的，本专利技术提供另一种接合垫的制造方法，包括下列步骤提供一表面具有介电层的半导体基底选择性蚀刻既定深度的上述介电层，以形成一凹陷部，该凹陷部包含一凹糟与连通该凹糟的复数个孔洞；以及在该凹陷部填入铜金属形成一铜接合垫。由于本专利技术所提供的，仅由顶部金属垫、以及形成于底面的复数个金属支撑物构成，比起传统技术，省略了顶部金属垫下方多层金属垫以及锚状垫。根据本专利技术的接合垫构造及其制造方法，可确保接合垫与介电层之间的黏着力，此点由导线拉力(wire pulling)实验结果得到证实，换言之，这样的接合垫构造非常地牢固，不易剥离。并且，本专利技术提供的接合垫构造及其制造方法能够提供足够小的寄生电容，适用于高速半导体元件以及射频元件。12、32、120、320、420 介电层14a、14b、14c、14d、34、140、P 金属垫18、38、48、180、380、480 绝缘保护层S 金属支撑物V 金属栓塞如图5所示，该图显示一例如单晶矽的半导体基底300，以及形成于上述基底300的介电层320，并且上述基底300已形成若干图未显示的半导体元件，而介电层320由例如低介电常数的氧化物或玻璃构成。如图6所示，利用铜制程的双镶嵌(dual damascene)技术蚀刻上述介电层320，以形成一凹陷部330，此凹陷部330包含有复数个孔洞H1以及凹槽H2。接着，参照图7，利用金属溅镀方式(metal sputtering全面性地地形成一铜金属层，然后再以化学机械研磨法chemical mechanicalpolishing)以去除部分上述铜金属层，而在介电层320内留下一体成型的铜金属垫P，此铜金属垫P包括复数个铜支撑物以及一个顶部铜金属垫。之后，根据传统技术以在上述铜金属垫P的周边覆以一绝缘保护层380。第二实施例以下用图8～图10所示的接合垫制程剖面示意图，说明本专利技术第二实施例。如图8所示，是显示一例如单晶矽的半导体基底400，以及形成于上述基底400的介电层420，并且上述基底400已形成若干图未显示的半导体元件，而介电层420由例如低介电常数的氧化物或玻璃构成。如图9所示，选择性蚀刻上述介电层420，以时间模式(time mode)控制蚀刻停止点(etching stop pointt)，以形成深度大约为1μm的复数个孔洞430。再如图10所示，利用例如化学气相沉积法在上述孔洞430内填入钨金属440，以构成复数个金属支撑物。其次，利用金属溅镀步骤以及选择性蚀刻的方式定义例如铝铜合金材料构成的顶部金属层460，此顶部金属层460与上述钨金属支撑物440共同组成金属接合垫。上述预部金属层460为方形，其长度及宽度范围可以是长×宽＝60～120μm×60～120μm，其厚度范围可以是0.4～3μm之间。然后，利用传统技术在金属接合垫的周边形成一绝缘保护层480。以下用图3以及图4，更进一步地说明本专利技术。图3以及图4分别显示根据本专利技术得到的接合垫构造的剖面图以及上视图。图3的编号100表示半导体基底，编号120表示位于半导体基底100上方的介电层，编号140表示位于上述介电层120表的顶部金属垫。编号S则表示镶嵌于上述介电层120的复数个金属支撑物，并且复数个金属支撑物S位于上述顶部金属垫140的底面。编号180表示围绕于上述顶部金属垫140周边的绝缘保护层。图4显示构成接合垫的顶部金属垫140以及复数个金属支撑物S的上视图。金属支撑物S例如以交错排列的方式形成于顶部金属垫140的底面。本专利技术已以较佳实施例公开如上，然其并非用以限定本专利技术。本专利技术的保护范围当以本专利申请的权利要求所界定者为准。本文档来自技高网...

【技术保护点】
一种接合垫的构造，适用于具有介电层的半导体基底表面，其特征在于， 上述接合垫的构造包括： 一顶部金属垫，形成于上述介电层上方；以及 复数个金属支撑物，镶嵌于该介电层，并且形成于该顶部金属垫的底面。

【技术特征摘要】
1.一种接合垫的构造，适用于具有介电层的半导体基底表面，其特征在于，上述接合垫的构造包括一顶部金属垫，形成于上述介电层上方；以及复数个金属支撑物，镶嵌于该介电层，并且形成于该顶部金属垫的底面。2.如权利要求1所述接合垫的构造，其特征在于，该顶部金属垫是由铜金属构成。3.如权利要求1所述接合垫的构造，其特征在于，所述复数个金属支撑物是由铜金属构成。4.如权利要求1所述接合垫的构造，其特征在于，该顶部金属垫是由铝铜合金构成。5.如权利要求1所述接合垫的构造，其特征在于，所述复数个金属支撑物是由钨金属构成。6.如权利要求1所述接合垫的构造，其特征在于，更包括有一绝缘保护层，覆盖于该顶部金属垫的周边。7.一种制造上述...

【专利技术属性】
技术研发人员：马思平，王是琦，蔡肇杰，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：71[中国|台湾]