一种低增益三维插入式SiC探测器芯片及其制备方法技术

本发明专利技术公开了一种低增益三维插入式SiC探测器芯片及其制备方法，包括：SiC衬底层；SiC衬底层中按预设布局垂直插设有N型欧姆接触层和P型欧姆接触层，SiC衬底层、P型欧姆接触层和N型欧姆接触层的上表面平齐；P型欧姆接触层的侧面与SiC衬底层之间设有增益层，SiC衬底层的顶部设有钝化层，P型欧姆接触层的顶部设有第一电极，N型欧姆接触层的顶部设有第二电极，第二电极与第一电极的极性相反。相较于传统的SiC探测器，本发明专利技术的SiC探测器可以增加响应信号，有效解决由于SiC本身较高的电子空穴电离能而导致的信号较小问题；同时，本发明专利技术的SiC探测器放大信号的强度远高于噪声，可以有效提高探测器的信噪比。探测器的信噪比。探测器的信噪比。

【技术实现步骤摘要】
一种低增益三维插入式SiC探测器芯片及其制备方法


[0001]本专利技术涉及半导体探测器器件
，具体涉及一种低增益三维插入式SiC探测器芯片及其制备方法。

技术介绍

[0002]随着科技的发展，辐照强度的不断增加，对器件的抗辐照性能提出了更高的要求。第三代宽带隙半导体材料SiC与Si相比，具有较高的热导率和位移阈能，这意味着SiC材料可以应用在高温和高辐照环境中；同时，SiC材料较高的击穿电场和饱和电子漂移速度，使其具有更快的响应速度；极大促进其在空间探测、核电站、粒子对撞机、核反应堆等极端环境中的应用。
[0003]目前，SiC材料主要应用在粒子能量和强度探测领域，SiC材料高的禁带宽度导致的低响应信号，制约着其在时间和位置探测芯片方面的发展。在提高响应信号的同时提高SiC探测器芯片的信噪比，有利于提高SiC探测器对穿过粒子的时间和位置分辨能力，从而极大拓宽其应用领域。虽然SiC材料本身拥有良好的抗辐照性能，但是并不足以满足粒子对撞机、空间探测等领域未来的辐照的需求，限制了其发展和应用。

技术实现思路

[0004]针对现有技术中存在的上述问题，本专利技术提供一种低增益三维插入式SiC探测器芯片及其制备方法。
[0005]本专利技术公开了一种低增益三维插入式SiC探测器芯片，包括：SiC衬底层；
[0006]所述SiC衬底层中按预设布局垂直插设有N型欧姆接触层和P型欧姆接触层，所述SiC衬底层、P型欧姆接触层和N型欧姆接触层的上表面平齐；
[0007]所述P型欧姆接触层的侧面与所述SiC衬底层之间设有增益层，所述SiC衬底层的顶部设有钝化层，所述P型欧姆接触层的顶部设有第一电极，所述N型欧姆接触层的顶部设有第二电极，所述第二电极与所述第一电极的极性相反。
[0008]作为本专利技术的进一步改进，所述SiC衬底层为N型或者P型掺杂的SiC半导体衬底层。
[0009]作为本专利技术的进一步改进，所述N型欧姆接触层为三维柱状结构的N型欧姆接触层。
[0010]作为本专利技术的进一步改进，所述N型欧姆接触层为N型重掺杂SiC半导体材料，以实现N型欧姆接触和载流子传输。
[0011]作为本专利技术的进一步改进，所述P型欧姆接触层为三维柱状结构的P型欧姆接触层。
[0012]作为本专利技术的进一步改进，所述P型欧姆接触层为P型重掺杂SiC半导体材料，以实现P型欧姆接触和载流子传输。
[0013]作为本专利技术的进一步改进，所述增益层为三维结构的N型掺杂SiC半导体材料。
[0014]作为本专利技术的进一步改进，所述P型欧姆接触层或N型欧姆接触层贯穿或不贯穿所述SiC衬底层。
[0015]作为本专利技术的进一步改进，SiC激光器的探测面的欧姆接触层分布包括方形对称矩阵分布和六角形对称矩阵分布中的一种。
[0016]本专利技术还公开了一种低增益三维插入式SiC探测器芯片的制备方法，包括：
[0017]SiC外延片清洗干燥；
[0018]制作增益层；
[0019]制作P型欧姆接触层；
[0020]制作N型欧姆接触层；
[0021]制作第一电极；
[0022]制作第二电极；
[0023]制作钝化层和压焊点；
[0024]划片及封装。
[0025]与现有技术相比，本专利技术的有益效果为：
[0026]本专利技术的低增益三维插入式SiC探测器芯片，可以同时解决硅探测器较低的抗辐照性能和碳化硅探测器较低的响应信号问题，其可以作为良好的时间和位置分辨探测器应用在高辐照、高温等极端环境下；同时，由于三维插入式SiC探测器具有较快的响应速度，使其可以在高频粒子信号的探测中得到广泛应用。
附图说明
[0027]图1为本专利技术实施例1公开的低增益三维插入式SiC探测器芯片的结构示意图；
[0028]图2为本专利技术实施例1公开的低增益三维插入式SiC探测器芯片的结构示意图；
[0029]图3为图1中激光器探测面的结构示意图；
[0030]图4为图2中激光器探测面的结构示意图；
[0031]图5为本专利技术一种实施例公开的低增益三维插入式SiC探测器芯片的制备方法的流程图。
[0032]图中：
[0033]1、钝化层；2、第一电极；3、第二电极；4、N型欧姆接触层；5、P型欧姆接触层；6、增益层；7、SiC衬底层；
[0034]其中，第一电极与第二电极的极性相反。
具体实施方式
[0035]为使本专利技术实施例的目的、技术方案和优点更加清楚，下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本专利技术的一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本专利技术保护的范围。
[0036]下面结合附图对本专利技术做进一步的详细描述：
[0037]如图1、3所示，本专利技术提供一种低增益三维插入式SiC探测器芯片，包括：钝化层1、第一电极2、第二电极3、N型欧姆接触层4、P型欧姆接触层5、增益层6和SiC衬底层7，第一电
极2与第二电极3的极性相反；其中，
[0038]本专利技术的SiC衬底层7中按预设布局垂直插设有N型欧姆接触层4和P型欧姆接触层5，SiC衬底层7、P型欧姆接触层5和N型欧姆接触层4的上表面平齐，如图1、3所示；P型欧姆接触层5的侧面与SiC衬底层7之间设有增益层6，SiC衬底层7的顶部设有钝化层1，P型欧姆接触层5的顶部设有第一电极2，N型欧姆接触层4的顶部设有第二电极3。
[0039]在上述方案中，SiC衬底层7为N型或者P型掺杂的SiC半导体衬底层；N型欧姆接触层4为三维柱状结构的N型欧姆接触层，优选N型欧姆接触层4为N型重掺杂SiC半导体材料，以实现N型欧姆接触和载流子传输；P型欧姆接触层5为三维柱状结构的P型欧姆接触层，优选P型欧姆接触层为P型重掺杂SiC半导体材料，以实现P型欧姆接触和载流子传输；增益层6为三维结构的N型掺杂SiC半导体材料，P型欧姆接触层5或N型欧姆接触层4贯穿或不贯穿SiC衬底层7。
[0040]如图5所示，本专利技术提供一种低增益三维插入式SiC探测器芯片的制备方法，包括：
[0041]SiC外延片清洗干燥；
[0042]制作增益层；
[0043]制作P型欧姆接触层；
[0044]制作N型欧姆接触层；
[0045]制作第一电极；
[0046]制作第二电极；
[0047]制作钝化层和压焊点；
[0048]划片及封装。
[0049]具体制备方法，包括：
[0050]步骤一、SiC外延片(SiC衬底层7)清洗干燥：
[0051]将待清洗的SiC按照RCA标准清洗，清洗完毕后将芯片用高纯度氮气保护吹干，确保干净以后将待加工外延片加热烘干，待用。
[0052]步骤二、制作增益层6本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种低增益三维插入式SiC探测器芯片，其特征在于，包括：SiC衬底层；所述SiC衬底层中按预设布局垂直插设有N型欧姆接触层和P型欧姆接触层，所述SiC衬底层、P型欧姆接触层和N型欧姆接触层的上表面平齐；所述P型欧姆接触层的侧面与所述SiC衬底层之间设有增益层，所述SiC衬底层的顶部设有钝化层，所述P型欧姆接触层的顶部设有第一电极，所述N型欧姆接触层的顶部设有第二电极，所述第二电极与所述第一电极的极性相反。2.如权利要求1所述的低增益三维插入式SiC探测器芯片，其特征在于，所述SiC衬底层为N型或者P型掺杂的SiC半导体衬底层。3.如权利要求1所述的低增益三维插入式SiC探测器芯片，其特征在于，所述N型欧姆接触层为三维柱状结构的N型欧姆接触层。4.如权利要求3所述的低增益三维插入式SiC探测器芯片，其特征在于，所述N型欧姆接触层为N型重掺杂SiC半导体材料，以实现N型欧姆接触和载流子传输。5.如权利要求1所述的低增益三维插入式SiC探测器芯片，其特征在于，所...

【专利技术属性】
技术研发人员：史欣，谭雨航，王聪聪，杨涛，张希媛，刘凯，
申请(专利权)人：中国科学院高能物理研究所，
类型：发明
国别省市：