形成低介电常数材料的方法及产品技术

本发明专利技术涉及一种形成低介电常数材料的方法，首先，提供一半导体基底，半导体基底形成有若干半导体元件，并将半导基底置于一反应室；接着，提供一硅氧气体、碳氢气体及含氧气体的混合气体于反应室中以形成一低介电常数材料层，然后，对低介电常数材料层进行电浆硬化处理。本发明专利技术能够降低金属内连线的寄生电容及改善ＲＣ延迟现象，有效提升元件的传输速率，并降低应力（ｓｔｒｅｓｓ）与耐冲击特性，进而防止多层介电材料堆叠产生的龟裂。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及一种半导体材料的制造方法，特别涉及一种形成低介电常数材料的方法及利用此方法所制造的低介电常数材料。为了有效地降低导线间寄生电容(parasitic capacitance)和元件的RC延迟，内连线的制作过程逐渐使用具有低介电常数(例如k＝2.5-3.0)的有机介电材料等，来取代传统的二氧化硅以及氮化硅等材料(k例如为4以上)，上述有机介电材料例如为，伸芳香基醚类聚合物(poly(arylene ether)polymer)。传统的介质材料(氧化硅)的介电常数约4.2，以有机材料或无机材料都可将介电常数降低。有机材质如FLARE(Allied Signal产制)、PAE-2(Schumacher产制)可以旋转涂怖方式完成。而无机材质大致上以化学气相沉积(CVD)方式完成，例如氟玻璃(FSG)。近来，利用甲基硅烷(methyl silane)为原料气体所沉积的低介电常数层(SiOx(CH3)3-x；BD)，介电常数值仅2.0-2.7，为目前发展低介电常数层的重要材料之一。然而，此种材料的性质并不稳定，其介电常数值容易受到水气与化学攻击(如蚀刻、去灰)的影响而上升。Ra本文档来自技高网...

【技术保护点】
一种形成低介电常数材料的方法，其特征在于，它包括下列步骤： 提供一半导体基底，并将该半导基底置于一反应室； 提供一硅氧气体、碳氢气体及含氧气体的混合气体于该反应室以形成一低介电常数层；及 对该低介电常数层进行电浆硬化处理。

【技术特征摘要】
1.一种形成低介电常数材料的方法，其特征在于，它包括下列步骤提供一半导体基底，并将该半导基底置于一反应室；提供一硅氧气体、碳氢气体及含氧气体的混合气体于该反应室以形成一低介电常数层；及对该低介电常数层进行电浆硬化处理。2.如权利要求1所述的形成低介电常数材料的方法，其特征在于所述的反应室为电浆加强型化学气相沉积反应室。3.如权利要求1所述的形成低介电常数材料的方法，其特征在于所述的硅氧气体为八甲基四硅氧烷或四甲基四硅氧烷等其中之一。4.如权利要求1所述的形成低介电常数材料的方法，其特征在于所述的碳氩气体为乙烯、乙炔、乙烷、甲烷或其混合物。5.如权利要求1所述的形成低介电常数材料的方法，其特征在于所述的含氧气体为氧气、臭氧、一氧化碳、二氧化碳、水气或其混合物。6.如权利要求1所述的形成低介电常数材料的方法，其特征在于所述的反应室的温度为摄氏0-450度。7.如权利要求1所述的形成低介电常数材料的方法，其特征在于所述的电浆为氲气电浆。8.一种形成低介电常数材料的方法，其特征在于，它包括下列步骤...

【专利技术属性】
技术研发人员：包天一，柯忠祁，黎丽萍，章勋明，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：71[中国|台湾]