存储器中的推测制造技术

本公开涉及在例如存储器装置或包含存储器装置的计算系统中执行推测。推测可用于识别共同经存取的数据或预测将以更大频率存取的数据。可组织所识别数据以改进提供对所述数据的存取的效率。的存取的效率。的存取的效率。

【技术实现步骤摘要】
【国外来华专利技术】存储器中的推测


[0001]本公开大体上涉及存储器，且更具体地说，涉及与在存储器中执行推测相关联的设备和方法。

技术介绍

[0002]存储器装置通常被提供为计算机或其它电子装置中的内部、半导体、集成电路。存在许多不同类型的存储器，包含易失性和非易失性存储器。易失性存储器可需要电力来维持其数据，且包含随机存取存储器(RAM)、动态随机存取存储器(DRAM)和同步动态随机存取存储器(SDRAM)等。非易失性存储器可通过当未被供电时保持所存储的数据而提供持久的数据，且可包含NAND快闪存储器、NOR快闪存储器、只读存储器(ROM)、电可擦除可编程ROM(EEPROM)、可擦除可编程ROM(EPROM)和电阻可变存储器，例如相变随机存取存储器(PCRAM)、电阻性随机存取存储器(RRAM)和磁阻随机存取存储器(MRAM)等。
[0003]存储器还用作易失性和非易失性数据存储装置以用于广泛范围的电子应用，包含但不限于个人计算机、便携式记忆棒、数码相机、蜂窝电话、便携式音乐播放器，例如MP3播放器、电影播放器和其它电子装置。存储器单元可布置成阵列，其中阵列在存储器装置中使用。
[0004]各种计算系统包含耦合到存储器(例如，存储器系统)的数个处理资源，所述存储器与执行指令集(例如，程序、应用程序等)相关联地被存取。处理资源可执行推测以优化指令集的执行。如由处理器执行的推测可用于在确定是否需要指令集之前执行所述指令集。推测可精简通过处理器执行指令集。
附图说明
[0005]图1是根据本公开的数个实施例的呈包含存储器装置的计算系统形式的设备的框图。
[0006]图2是根据本公开的数个实施例的呈存储器装置形式的设备的框图。
[0007]图3说明根据本公开的数个实施例的用于在存储器中执行推测的方法的实例流程图。
[0008]图4说明可在其内执行用于使得机器执行本文中所论述的各种方法的指令集的计算机系统的实例机器。
具体实施方式
[0009]本公开包含与在存储器中执行推测相关的设备和方法。数据传送可为指令执行的限制因素。举例来说，处理装置与存储器装置之间的数据传送可限制处理装置对正传送的数据执行操作的能力。为了减少用于在处理装置与存储器装置之间传送数据的时间，处理装置可执行推测。
[0010]如由处理装置执行的推测可用于优化执行。举例来说，处理装置可在知晓将利用
执行路径中的哪一者之前计算多个不同执行路径。响应于确定利用执行路径中的哪一者，处理装置可舍弃执行路径的一部分且可保持所利用的执行路径。在识别要利用的执行路径之前计算不同执行路径可以允许利用处理装置，而可以其它方式不利用处理装置。
[0011]还可在存储器中执行推测以减小由存储器装置利用的电力且减少用于从存储器装置存取数据的时间。可通过利用存取命令识别存储器阵列中的数据来在存储器中执行推测，所述数据可经组织以减少用于检索所述数据的存取命令的数量。可基于在存储器装置处所接收的存取命令而生成数据(例如，统计数据)。数据可界定最多存取的存储器阵列的地址、数据存取模式，和/或待从存储器阵列存取的数据的预测。
[0012]如本文中所使用，存取命令可包含数个命令。存取命令可为预充电命令、激活命令、读取命令和/或写入命令，以及与从存储器存取数据相关的其它可能命令。
[0013]尽管在存取命令的上下文中提供本文中所描述的实例，但可利用包含存取命令的不同类型的命令而执行推测。举例来说，可从电力命令和存取命令收集数据(例如，统计数据)。
[0014]数据存取模式可包含与存储器阵列的地址相关联的模式。举例来说，数据存取模式可描述在第一地址之后存取第二地址。在接收到第一地址后，存储器装置可推测接下来将存取第二地址。存储器装置可组织第一地址和第二地址使得可利用单个存取命令而非多个存取命令来存取第一地址和第二地址。节省能量且通过减少用于检索数据的存取命令的数量而降低检索速度。
[0015]如本文中所使用，“数个”某物可指此类事物中的一或多个。举例来说，数个存储器装置可指一或多个存储器装置。“多个”某物意指两个或多于两个。另外，如本文中所使用的例如“N”的指定符，尤其是关于图式中的附图标记指示如此指定的数个特定特征可与本公开的数个实施例一起包含。
[0016]本文中的图遵循编号定则，其中前一或多个数字对应于图号，且剩余的数字识别图式中的元件或组件。可通过使用类似数字来识别不同图之间的类似元件或组件。如应了解，可添加、交换和/或排除本文中的各种实施例中展示的元件，从而提供本公开的数个额外实施例。另外，图中所提供的元件的比例和相对比例意图说明本公开的各种实施例，并且不会以限制性意义来使用。
[0017]图1是根据本公开的数个实施例的呈包含存储器装置103的计算系统100形式的设备的框图。如本文中所使用，例如，存储器装置103、存储器阵列110和/或主机102可能还单独地视为“设备”。
[0018]在此实例中，系统100包含经由接口104耦合到存储器装置103的主机102。计算系统100可为个人膝上型计算机、台式计算机、数码相机、移动电话、存储卡读卡器，或启用物联网(IoT)的装置，以及各种其它类型的系统。主机102可包含能够存取存储器120的数个处理资源(例如，一或多个处理器、微处理器或某一其它类型的控制电路系统)。系统100可包含单独集成电路，或主机102和存储器装置103两者可在同一集成电路上。举例来说，主机102可以是包括多个存储器装置103的存储器系统的系统控制器，其中系统控制器102提供通过例如中央处理单元(CPU)的另一处理资源对相应存储器装置103进行存取。
[0019]在图1中所展示的实例中，主机102负责执行操作系统(OS)和/或各种应用程序(例如，程序)，所述操作系统和/或应用程序可(例如，经由控制器105从存储器装置103)加载到
所述主机上。可通过将用以存取包括OS和/或各种应用程序的数据的存取命令从主机102提供到存储器装置103来从存储器装置103加载OS和/或各种应用程序。主机102还可通过将用以检索OS和/或各种应用程序的执行过程中利用的数据的存取命令提供到存储器装置103来存取由OS和/或各种应用程序利用的所述数据。
[0020]为了清楚起见，已简化系统100以聚焦于与本公开特别相关的特征。举例来说，存储器阵列110可以是DRAM阵列、SRAM阵列、STT RAM阵列、PCRAM阵列、TRAM阵列、RRAM阵列、NAND快闪阵列和/或NOR快闪阵列。阵列110可包括以通过存取线(其可在本文中称为字线或选择线)耦合的行和由感测线(其可在本文中称为数字线或数据线)耦合的列布置的存储器单元。尽管在图1中展示单个阵列110，但实施例不限于此。举例来说，存储器装置103可包含数个阵列110(例如，数组DRAM单元)。
[0021]存储器装置103包含地址电路系统106以锁存经由接口104提供的地址信号。接口可包含例如采用合适的协议(例如，本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种设备，其包括：控制电路系统，其被配置成接收多个命令；和电路系统，其耦合到所述控制电路系统且被配置成：窥探所述多个命令；基于所述多个命令生成第一数据；以及基于所述第一数据和存储器存取的预测而组织存储于存储器阵列中的第二数据。2.根据权利要求1所述的设备，其中所述电路系统进一步被配置成基于经预测存储器存取而组织存储于所述存储器阵列中的所述第二数据以减少用于检索所述第二数据的存取量。3.根据权利要求1所述的设备，其中所述电路系统进一步被配置成将所述存储器阵列的对应于在经组织之前的所述第二数据的地址映射到所述存储器阵列的对应于在经组织之后的所述第二数据的地址。4.根据权利要求3所述的设备，其中所述多个命令中的一个包括存取命令，且其中所述电路系统进一步被配置成：确定所述存取命令与在所述第二数据经组织之后映射到所述第二数据的地址相关联。5.根据权利要求4所述的设备，其中所述电路系统进一步被配置成响应于确定所述存取命令与所述第二数据相关联而提供对所述地址的存取，所述地址在经映射之后对应于所述第二数据。6.根据权利要求1至5中任一权利要求所述的设备，其中所述控制电路系统和所述电路系统包括单个集成电路。7.根据权利要求1至5中任一权利要求所述的设备，其中所述第一数据包括所述多个命令的模式或特性。8.根据权利要求7所述的设备，其中被配置成组织所述第二数据的所述电路系统进一步包括被配置成对所述第二数据进行分组的所述电路系统，所述第二数据共同经存取以减少用于存取所述第二数据的命令的数量。9.根据权利要求8所述的设备，其中被配置成对所述第二进行分组的所述电路系统进一步包括被配置成通过将所述第二数据合并到所述存储器阵列的一行中而对所述第二数据进行分组的所述电路系统。10.一种方法，其包括：在存储器装置处接收多个存取命令；响应于所述多个存取命令中的一或多个存取命令而存取所述存储器装置的阵列；识别所述多个存取命令的模式或特性；在所述存储器装置的所述阵列与多个感测放大器之间传送数据；以及以至少部分地基于所述多个存取命令的所识别...

【专利技术属性】
技术研发人员：R，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：