形成瓶型沟槽的方法及瓶型沟槽电容的制造方法技术

本发明专利技术揭示一种瓶型沟槽的制造方法。首先，在一基底的沟槽下半部填入一导电层，且其被一具掺杂层所包围。接着，在基底上及沟槽上半部顺应性形成一氮化硅层。之后，对基底实施一热处理以在邻近具掺杂层的基底中形成一掺杂区。接着，非等向性蚀刻氮化硅层以在沟槽上半部侧壁形成一项圈氮化硅层，并作为罩幕以依序去除导电层及具掺杂层而露出掺杂区表面。接着，部分氧化掺杂区以形成一掺杂氧化区，再去除掺杂氧化区以构成一瓶型沟槽。最后，在瓶型沟槽下半部依序顺应性形成一粗糙复晶硅层。本发明专利技术亦揭示一种瓶型沟槽电容的制造方法。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术是有关于一种半导体制程，特别是有关于一种形成半导体存储装置的瓶型沟槽(bottle-shaped trench)的方法及瓶型沟槽电容的制造方法。
技术介绍
目前广泛使用的半导体存储装置中，例如动态随机存取内存(dynamicrandom access memory，DRAM)，电容器是由两导电层表面(即电极板)隔着一绝缘物质而构成。电容器储存电荷的能力是由绝缘物质的厚度、电极板的表面积及绝缘物质的介电常数所决定。随着近年来半导体制程设计皆朝着缩小半导体组件尺寸以提高集成电路积集度的方向发展，内存中存储单元(memory cell)的基底面积必须不断减少使集成电路能容纳大量存储单元而提高积集度，但同时，存储单元电容的电极板必须有足够的表面积才能储存充足的电荷。然而，在尺寸持续地细微化的情况下，动态随机存取内存中的沟槽储存结点电容(trench storage node capacitance)亦随着缩小，因此必须设法增加储存电容以维持内存良好的操作性能。目前已广泛使用于增加动态随机存取内存的储存电容的方法为增加沟槽底部的宽度，因而形成一可提高表面积的瓶型沟槽电容。传统瓶型沟槽制程是在具有氧化层以及氮化层所构成的迭层的半导体基底上，以干蚀刻形成一沟槽后，接着再依序顺着该迭层以及该沟槽形成氮化层、氧化层、复晶硅层以及氧化层。然而上述制程繁杂，需要多次沉积及蚀刻步骤，不论是在制造成本或时间上均不符经济效益。因此需要一种制程简化以提高产能的形成瓶型沟槽电容的方法。另外，为了因应下一世代内存高效能的需求，亦需要一种增加储存电容的电容量的瓶型沟槽电容制造方法。
技术实现思路
本专利技术的目的在于提供一种新颖的瓶型沟槽形成方法及瓶型沟槽电容的制造方法，以简化制程步骤并增加瓶型沟槽表面积以增加电容的电容量。为达上述的目的，本专利技术借由部分氧化沟槽下半部，再去除氧化的部分以形成一底部较宽大的瓶型沟槽。之后在埋入式下电极(buried plate)与电容介电层之间形成一粗糙的复晶硅层，借以进一步增加瓶型沟槽的表面积。根据上述的目的，本专利技术提供一种瓶型沟槽的制造方法。首先，在一基底中形成一沟槽，再在沟槽下半部侧壁及底部顺应性形成一具掺杂层并在沟槽下半部填入一导电层。接着，在基底上及沟槽上半部顺应性形成一氮化硅层以覆盖导电层及具掺杂层。之后，对基底实施一热处理以在邻近具掺杂层的基底中形成一掺杂区。接着，非等向性蚀刻氮化硅层以在沟槽上半部侧壁形成一项圈氮化硅层，并再借由项圈氮化硅层作为罩幕以依序去除导电层及具掺杂层而露出掺杂区表面。然后，实施一氧化处理以部分氧化露出的掺杂区而形成一掺杂氧化区，并借由项圈氮化硅层作为罩幕以去除掺杂氧化区而构成一瓶型沟槽。最后，在瓶型沟槽下半部顺应性形成一粗糙复晶硅层。再者，在形成粗糙复晶硅层后，更包括实施一气相掺杂(gas phasedoping，GPD)处理的步骤。再者，导电层可为一复晶硅层。具掺杂层可为一砷掺杂硅玻璃(ASG)。再者，氮化硅层的厚度在300到400埃的范围。再者，热处理温度在900℃到1100℃的范围。再者，氧化处理可为快速热氧化处理(rapid thermal oxidation，RTO)。又根据上述的目的，本专利技术提供一种瓶型沟槽电容的制造方法。首先，提供一基底，其上覆盖一具有一开口的罩幕层。蚀刻开口下方的基底以在其中形成一沟槽，再在沟槽下半部侧壁及底部顺应性形成一掺杂的氧化硅层并在沟槽下半部填入一复晶硅层。接着，在罩幕层上及沟槽上半部顺应性形成一氮化硅层以覆盖复晶硅层及掺杂的氧化硅层。之后，对基底实施一热处理以在邻近该掺杂的氧化硅层的基底中形成一掺杂区以作为一埋入式下电极。非等向性蚀刻氮化硅层以在沟槽上半部侧壁形成一项圈氮化硅层，并借由项圈氮化硅层作为罩幕以依序去除复晶硅层及具掺杂层而露出掺杂区表面。随后，实施一氧化处理以部分氧化露出的掺杂区而形成一掺杂氧化区，再借由项圈氮化硅层作为罩幕以部分蚀刻露掺杂氧化区而构成一瓶型沟槽。接着，在瓶型沟槽下半部依序顺应性形成一粗糙复晶硅层及一电容介电层并填入一第一掺杂的复晶硅层以作为一上电极。接着，去除项圈氮化硅层，并在瓶型沟槽上半部侧壁形成一项圈氧化硅层。最后，在瓶型沟槽上半部依序填入一第二及一第三掺杂的复晶硅层以填满瓶型沟槽。再者，在形成粗糙复晶硅层后，更包括实施一气相掺杂(GPD)处理的步骤。再者，导电层可为一复晶硅层。具掺杂层可为一砷掺杂硅玻璃(ASG)。再者，氮化硅层的厚度在300到400埃的范围。再者，热处理温度在900℃到1100℃的范围。再者，氧化处理可为快速热氧化处理(RTO)。附图说明图1a-1j是绘示出根据本专利技术实施例的瓶型沟槽电容的制造方法的剖面示意图。符号说明100-基底101-垫氧化硅层102-氮化硅层103-罩幕层104-沟槽105-凹陷106-氮化硅108、108’、108”-具掺杂层110、121、122-导电层111-埋入式下电极111’-掺杂的氧化区112-氮化硅层112’-项圈氮化硅层113-瓶型沟槽114、114’-粗糙的复晶硅层116、116”-介电层118-上电极119-瓶型沟槽电容120、120’-项圈氧化硅层 具体实施例方式为让本专利技术的上述目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附图式，作详细说明如下以下配合图1a-1j说明本专利技术实施例的瓶型沟槽电容的制造方法适用于一存储装置，例如DRAM。首先，如图1a所示，提供一基底100，例如一硅基底。在基底100表面上形成一罩幕层103。如图中所示，罩幕层103可由一层垫氧化硅层101与一层较厚的氮化硅层102所组成。其中，垫氧化硅层101可为热氧化法沉积而成。氮化硅层102的厚度可利用低压化学气相沉积法(low-pressure CVD，LPCVD)而成。接着，借由习知微影及蚀刻制程于罩幕层103中形成复数开口。之后，借由非等向性蚀刻制程，例如反应离子蚀刻(reactive ion etching，RIE)，蚀刻罩幕层103的开口下方的基底100以形成复数沟槽。此处，为了简化图式，仅以一沟槽104表示。接下来，如图1b所示，利用缓冲氢氟酸(buffer hydrofluoric acid，BHF)等向性蚀刻垫氧化硅层101至一既定深度，例如在15到40埃()的范围，以形成一凹陷处105，再在凹陷处填入氮化硅106，用以保护垫氧化硅层101在后续蚀刻制程中受到蚀刻，避免氮化硅层102的附着性降低而剥离。之后，借由习知的沉积技术，例如化学气相沉积(CVD)，在罩幕层103上及沟槽104内表面顺应性形成一具掺杂层108。在本实施例中，此具掺杂层108可为一掺杂砷的氧化层或称砷掺杂硅玻璃(arsenicsilicate glass，ASG)，其厚度在200到400埃的范围。接下来，如图1c所示，借由习知的沉积技术，例如CVD，在具掺杂层108上形成一导电层(未绘示)，例如一复晶硅层，并填入沟槽104中。之后，可借由化学机械研磨(chemical mechanic polishing，CMP)去除罩幕层103上多余的导电层及具掺杂层108，以在沟槽104中留下部分的导电层及在沟槽104侧壁及底部留下部分的具掺杂层108本文档来自技高网...

【技术保护点】
一种形成瓶型沟槽的方法，包括下列步骤：在一基底中形成一沟槽；在该沟槽下半部填入一导电层，且该导电层被一具掺杂层所包围；在该基底上及该沟槽上半部顺应性形成一氮化硅层以覆盖该导电层及该具掺杂层；对该基底实施一热处 理以在邻近该具掺杂层的该基底中形成一掺杂区；非等向性蚀刻该绝缘层以在该沟槽上半部侧壁形成一项圈氮化硅层；借由该项圈氮化硅层作为罩幕以依序去除该导电层及该具掺杂层而露出该掺杂区表面；实施一氧化处理以部分氧化该露出的掺杂 区而形成一掺杂氧化区；借由该项圈氮化硅层作为罩幕以去除该掺杂氧化区而构成一瓶型沟槽；在该瓶型沟槽下半部顺应性形成一粗糙复晶硅层。

【技术特征摘要】
【国外来华专利技术】1.一种形成瓶型沟槽的方法，包括下列步骤在一基底中形成一沟槽；在该沟槽下半部填入一导电层，且该导电层被一具掺杂层所包围；在该基底上及该沟槽上半部顺应性形成一氮化硅层以覆盖该导电层及该具掺杂层；对该基底实施一热处理以在邻近该具掺杂层的该基底中形成一掺杂区；非等向性蚀刻该绝缘层以在该沟槽上半部侧壁形成一项圈氮化硅层；借由该项圈氮化硅层作为罩幕以依序去除该导电层及该具掺杂层而露出该掺杂区表面；实施一氧化处理以部分氧化该露出的掺杂区而形成一掺杂氧化区；借由该项圈氮化硅层作为罩幕以去除该掺杂氧化区而构成一瓶型沟槽；在该瓶型沟槽下半部顺应性形成一粗糙复晶硅层。2.根据权利要求1所述的形成瓶型沟槽的方法，其中在形成该粗糙复晶硅层后，更包括实施一气相掺杂(GPD)处理的步骤。3.根据权利要求1所述的形成瓶型沟槽的方法，其中该导电层是一复晶硅层。4.根据权利要求1所述的形成瓶型沟槽的方法，其中该具掺杂层是一砷掺杂硅玻璃(ASG)。5.根据权利要求4所述的形成瓶型沟槽的方法，其中借由气相氢氟酸(VHF)去除该具掺杂层。6.根据权利要求1所述的形成瓶型沟槽的方法，其中该氮化硅层的厚度在300到400埃的范围。7.根据权利要求1所述的形成瓶型沟槽的方法，其中该热处理温度在900℃到1100℃的范围。8.根据权利要求1所述的形成瓶型沟槽的方法，其中该氧化处理是一快速热氧化处理(RTO)。9.一种瓶型沟槽电容的制造方法，包括下列步骤提供一基底，其上覆盖一具有一开口的罩幕层；蚀刻该开口下方的该基底以在其中形成一沟槽；在该沟槽下半部填入一复晶硅层，且该复晶硅层被一掺杂的氧化硅层所包围；在该罩幕层上及该沟槽上半部顺应性形成一氮化硅层以覆盖该复晶硅层及该掺杂的氧化硅层；对该基底实施一热处理以在邻近该掺杂的氧化硅层的该基底中形成一掺杂区以作为一埋入式下电极；非等向性蚀刻该氮化硅层以在该沟...

【专利技术属性】
技术研发人员：陈逸男，蔡幸川，
申请(专利权)人：南亚科技股份有限公司，
类型：发明
国别省市：71[中国|台湾]