位元线接触的充填方法技术

一种位元线接触的充填方法，包括下列步骤：　　　　提供一半导体基底，该半导体基底具有一晶胞区及一外围线路接触区，且该晶胞区形成有一晶体管，该晶体管具有一闸极及一源汲极区；　　　　于该半导体基底上形成一介电层，该介电层具有一第一接触窗，该第一接触窗露出该源汲极区的表面；　　　　于该介电层及该第一接触窗的表面上形成一导电层；　　　　蚀刻该导电层形成一开口以露出对应该外围线路接触区的该介电层的部分表面；　　　　以该导电层为蚀刻罩幕，沿该开口对该介电层进行非等向性蚀刻至露出该外围线路层，以形成一第二接触窗；　　　　于该导电层上形成一金属层，该金属层填满该第一接触窗及该第二接触窗；及　　　　依序平坦化该金属层及该导电层至露出该介电层的表面，以留下该第一接触窗及该第二接触窗中的该金属层，其中该第一接触窗中的该导电层为一位元线接触，该第二接触窗中的该金属层为一外围金属层接触。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术是有关于一种，特别是有关于一种借由在接触窗额外形成一导电层来省略在汲极区进行离子布植以降低阻抗的方法。
技术介绍
近年来，在半导体电路的设计上，电容器的地位日趋重要，且已经成为一无可替换的电路组件。例如目前广泛使用电容器的动态随机存取内存(DRAMdynamic random access memory)、震荡器(oscillator)、时间延迟电路(time delay circuitry)、模拟/数字或数字/模拟转换器(AD/DA converter)及许多其它应用电路。因此，一种堆栈式电容(STCstacked capacitor cell)或沟槽式电容(trenched capacitor cell)在紧密的存储装置中被发展出来，其利用硅晶圆中存取装置的上方空间或基底下方来形成电容电极板，此种结构的优点在于具有低的软错记率(SERsoft error rate)，且可结合具高介电常数(high dielectricconstant)的绝缘层；同时，存储单元与位元线间需以接触窗来连接。如图1a至图1l所示，是显示图1的AA切面的习知的位元线的形成方法的示意图。如图本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种位元线接触的充填方法，包括下列步骤提供一半导体基底，该半导体基底具有一晶胞区及一外围线路接触区，且该晶胞区形成有一晶体管，该晶体管具有一闸极及一源汲极区；于该半导体基底上形成一介电层，该介电层具有一第一接触窗，该第一接触窗露出该源汲极区的表面；于该介电层及该第一接触窗的表面上形成一导电层；蚀刻该导电层形成一开口以露出对应该外围线路接触区的该介电层的部分表面；以该导电层为蚀刻罩幕，沿该开口对该介电层进行非等向性蚀刻至露出该外围线路层，以形成一第二接触窗；于该导电层上形成一金属层，该金属层填满该第一接触窗及该第二接触窗；及依序平坦化该金属层及该导电层至露出该介电层的表面，以留下该第一接触窗及该第二接触窗中的该金属层，其中该第一接触窗中的该导电层为一位元线接触，该第二接触窗中的该金属层为一外围金属层接触。2.根据权利要求1所述的位元线接触的充填方法，其中该外围线路接触区为离子掺杂区。3.根据权利要求1所述的位元线接触的充填方法，其中该介电层为氧化层。4.根据权利要求1所述的位元线接触的充填方法，其中该导电层为多晶硅层或磊晶硅层。5.根据权利要求1所述的位元线接触的充填方法，其中该导电层的厚度为200至400。6.根据权利要求1所述的位元线接触的充填方法，其中该非等向性蚀刻为电浆蚀刻或反应性离子蚀刻。7.根据权利要求1所述的位元线接触的充填方法，其中该金属层为钨金属层。8.根据权利要求7所述的位元线接触的充填方法，其中该钨金属层的厚度为2000至3000。9.根据权利要求1所述的位元线接触的充填方法，其中该平坦化步骤为化学机械研磨步骤。10.一种位元线接触的充填方法，包括下列步骤提供一半导体基底，该半导体基底具有一晶胞区及一外围线路接触区，且该晶胞区上形成有一晶体管，该晶体管具有一闸极及一源汲极区；于该半导体基底上依序形成一介电层及一第一图案化光阻层，该第一图案...

【专利技术属性】
技术研发人员：陈逸男，吴国坚，陈宽谋，
申请(专利权)人：南亚科技股份有限公司，
类型：发明
国别省市：