虚接地阵列的混合信号嵌入式屏蔽只读存储器及其制造方法技术

一种在一基板上制造一集成电路的方法，该方法是形成一位于该基板上的一阵列区域的光罩式只读存储器以及一位于该基板上一非阵列区域的其它电路组件，该方法包括：　　　　覆盖一第一多晶硅层于该非阵列区域上；　　　　覆盖一电容介电层至少于一第一电容板区域的第一多晶硅层上；　　　　形成多个位线与一栅极介电层于该基板上的阵列区域；　　　　覆盖一第二多晶硅层于该非阵列区域的该第一多晶硅层、该电容介电层、与该阵列区域上；　　　　形成多个字符线于该阵列区域中以及形成一上电容板于该第一电容板区域上，其是利用该第二多晶硅层完成；　　　　形成一晶体管栅极与一下电容板区域的一下电容板，其是利用该非阵列区域上的该第一多晶硅层完成；　　　　植入掺质，以形成一漏极和源极区域于该非阵列区域中；以及　　　　覆盖一介电层于该阵列区域及该非阵列区域上，并覆盖一图案化金属层于该介电层之上。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术有关一种用于先进混合信号应用的集成电路组件及其制造方法，且特别是有关于一种具有嵌入式内存阵列的混合信号集成电路。(2)
技术介绍
集成电路技术的应用，已经发展至模拟与数字组件可以整合在单一芯片上，例如，发展出具有存储阵列(memory array)、逻辑电路与电容所组成的混合信号组件(mixed signal devices)。于美国专利第6,440,798B1号中，Lai等人揭示了一具有嵌入式光罩只读存储器(embedded mask ROM)、氮化物只读存储器(NROM)与电容所组成的混合信号电路。当集成电路的组件尺寸缩小，混合信号组件的集成电路的设计就变得更复杂，例如，在微小尺寸的晶体管中，需要应用自动对准金属硅化物(salicide)制程，以能够于周边电路(peripheral circuit)的源极/漏极的表面上，形成能导电的金属硅化物，以改善导电性。然而，对需要自动对准金属硅化物(salicide)制程的存储阵列与能够处理混合信号的电路而言，则产生如下的困难由于必须保护集成电路的阵列部分，使阵列部分与自动对准金属硅化物制程形成隔离，因而金属硅化物不形成于字符线本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种在一基板上制造一集成电路的方法，该方法是形成一位于该基板上的一阵列区域的光罩式只读存储器以及一位于该基板上一非阵列区域的其它电路组件，该方法包括覆盖一第一多晶硅层于该非阵列区域上；覆盖一电容介电层至少于一第一电容板区域的第一多晶硅层上；形成多个位线与一栅极介电层于该基板上的阵列区域；覆盖一第二多晶硅层于该非阵列区域的该第一多晶硅层、该电容介电层、与该阵列区域上；形成多个字符线于该阵列区域中以及形成一上电容板于该第一电容板区域上，其是利用该第二多晶硅层完成；形成一晶体管栅极与一下电容板区域的一下电容板，其是利用该非阵列区域上的该第一多晶硅层完成；植入掺质，以形成一漏极和源极区域于该非阵列区域中；以及覆盖一介电层于该阵列区域及该非阵列区域上，并覆盖一图案化金属层于该介电层之上。2.如权利要求1所述的方法，其特征在于，还包括形成一金属硅化物于该基板的非阵列区域的漏极和源极区域中，其是当该金属硅化物的形成隔离于该基板的阵列区域时实施。3.如权利要求1所述的方法，其特征在于，还包括形成一金属硅化物于该阵列区域的字符在线。4.如权利要求1所述的方法，其特征在于，还包括植入掺质于该非阵列区域的栅极区域的第一多晶硅层中，以及于一绝缘结构上的第一电容板区域中。5.如权利要求1所述的方法，其特征在于，于该植入掺质以形成源极与漏极区域于该非阵列区域步骤之前，还包括再氧化该非阵列区域中的氧化层。6.如权利要求1所述的方法，其特征在于，该植入掺质以形成该漏极和源极区域于该非阵列区域中的步骤中，还包括植入一第一掺质，其是以该晶体管栅极构造为屏蔽；形成多个间隙壁于该晶体管栅极构造上；以及植入一第二掺质，其是以该些间隙壁为屏蔽。7.如权利要求1所述的方法，其特征在于，该植入掺质以形成该漏极和源极区域于该非阵列区域的步骤中，还包括植入一第一掺质，其是以该晶体管栅极构造为屏蔽；形成多个间隙壁于该晶体管栅极构造上与该阵列区域的字符线之间，其是利用形成一氮化硅完成；以及植入一第二掺质于该非阵列区域中，其是以该些间隙壁为屏蔽。8.如权利要求1所述的方法，于该形成自对准金属硅化物与该植入只读存储器数据码于该阵列区域的步骤后，还包括形成自对准金属硅化物于该非阵列区域中。9.如权利要求1所述的方法，其特征在于，所述位线的线宽约为0.25um或更小。10.如权利要求1所述的方法，其特征在于，该非阵列区域的至少一所述栅极结构的线宽约为0.25um或更小，且还包括形成一金属硅化物于该基板的非阵列区域的漏极和源极区域中，其是当该金属硅化物的形成隔绝于该基板的阵列区域时实施。11.一种在一基板上制造一集成电路的方法，该方法是形成一位于该基板上的一阵列区域的光罩式只读存储器以及包括一位于该基板上一非阵列区域的其它电路组件，该方法包括形成一绝缘结构于该基板上；形成一栅极氧化层于该基板的非阵列区域覆盖一第一多晶硅层于该非阵列区域与该绝缘结构；覆盖一电容介电层于该非阵列区域的第一多晶硅层上、该绝缘结构的第一电容板区域上；图案化多个位线图案于该阵列区域中，其是依着一位线方向进行；植入掺质于该些位线图案之间的基材中；移除该些位线图案；形成一栅极氧化层于该阵列区域中；覆盖一第二多晶硅层于留下的该第一多晶硅层与该电容介电层上、以及该阵列区域上；图案化多个字符线于该阵列区域中以及一上电容板于该第一电容板区域上，并蚀刻该第二多晶硅层以形成多个字符线于该阵列区域中以及形成上电容板结构于该第一电容板区域上；图案化该第一多晶硅层与该电容介电层，以形成多个晶体管栅极于该非阵列区域中，并形成一下电容板于一下电容板区域中；植入掺质，以形成一漏极和源极区域于该非阵列区域中；覆盖一介电层于该阵列区域及该非阵列区域上；覆盖一图案化金属层于该介电层上。12.如权利要求11所述的方法，其特征在于，还包括形成一金属硅化物于该基板的非阵列区域的漏极和源极区域中，其是当该金属硅化物的形成隔离于该基板的阵列区域时实施。13.如权利要求11所述的方法，其特征在于，还包括形成一金属硅化物于该阵列区域的字符在线。14.如权利要求11所述的方法，其特征在于，还包括植入掺质于该非阵列区域的栅极区域的第一多晶硅层中，以及于该绝缘结构上的第一电容板区域中。15.如权利要求11所述的方法，其特征在于，于该植入掺质以形成源极与漏极区域于该非阵列区域步骤之前，还包括再氧化该非阵列区域中的氧化层。16.如权利要求11所述的方法，其特征在于，该植入掺质以形成该漏...

【专利技术属性】
技术研发人员：黄仲仁，
申请(专利权)人：旺宏电子股份有限公司，
类型：发明
国别省市：