【技术实现步骤摘要】
本专利技术有关一种隔离组件的制造方法，特别有关于一种隔离具有垂直晶体管(vertical transistor)以及深沟槽电容(deep trench capacitor)的主动区的方法。
技术介绍
在集成电路芯片上制作高密度植入的半导体组件时，必须考虑如何缩小每一个记忆单元的大小与电力消耗，以使其操作速度加快。在传统的平面晶体管设计中，为了获得一个最小尺寸的记忆单元，必须尽量将晶体管的闸极长度缩短，以减少记忆单元的横向面积。但是，这会使闸极无法忍受较大的漏电流而必须相对应地降低位在线的电压，进而使得电容所储存的电荷减少，所以在缩短闸极的横向长度同时，还要考量如何制作一个具有较大电容量的电容，例如增加电容的面积、减少电容板之间的有效介质厚度等等。由于在实际制作上无法同时满足减少记忆单元面积且增加电容面积的条件，也无法进一步缩小有效介质的厚度，因此目前发展出一种垂直晶体管(vertical transistor)结构，可以将闸极长度维持在一个可得到低漏电流的适当值，不但不会减小位线电压，也不会增加记忆单元的横向面积。此外，还发展出一种深沟槽电容(deep tre...
【技术保护点】
【技术特征摘要】
1.一种隔离具有部分垂直信道记忆单元的主动区的方法，包括下列步骤提供一半导体基底，该半导体基底包含有二深沟槽，该等深沟槽内分别形成有一深沟槽电容，且该等深沟槽电容低于该半导体基底表面，使该等深沟槽间成为一突出柱状的主动区；对露出表面的该主动区的底部角落进行离子植入步骤以形成一离子掺杂区，用以作为一源汲极区；于该主动区表面上依序形成一闸极介电层及一导电层，该导电层用以作为一垂直闸极；及于该半导体基底上形成一介电层，该介电层与该垂直闸极的顶部等高，用以隔绝另一主动区。2.如权利要求1所述的隔离具有部分垂直信道记忆单元的主动区的方法，其特征在于，该闸极介电层为闸极氧化层。3.如权利要求2所述的隔离具有部分垂直信道记忆单元的主动区的方法，其特征在于，形成该闸极氧化层的方法为热氧化法。4.如权利要求1所述的隔离具有部分垂直信道记忆单元的主动区的方法，其特征在于，该导电层为多晶硅层。5.如权利要求1所述的隔离具有部分垂直信道记忆单元的主动区的方法，其特征在于，该介电层为氧化层。6.一种隔离具有部分垂直信道记忆单元的主动区的方法，其特征在于，包括下列步骤提供一半导体基底，该半导体基底包含有二深沟槽，该等深沟槽内分别形成有一深沟槽电容，且该等深沟槽电容低于该半导体基底表面；于每一深沟槽电容表面上形成一隔绝层；于每一深沟槽内填满一罩幕层；于该等深沟槽间的该半导体基底上形成一第一图案化罩幕层，其中该第一图案化罩幕层覆盖该等罩幕层的部分表面；以该第一图案化罩幕层及该等罩幕层为蚀刻罩幕，蚀刻该半导体基底至低于该隔绝层的高度，以形成一突出柱状的主动区；去除该第一图案化罩幕层及该等罩幕层；对该隔绝层侧边的该主动区进行离子植入步骤以形成一离子掺杂区，用以作为一源汲极区；于该半导体基底上依序形成一闸极介电层、一导电层及一第二图案化罩幕层，该第二图案化罩幕层的位置对应该主动区及该等罩幕层的部分区域；以该第二图案化罩幕层为蚀刻罩幕，蚀刻该导电层以形成一垂直闸极；去除该第二图案化罩幕层；及于该半导体基底上形成一介电层，且该介电层与该垂直闸极的顶部等高，用以隔绝另一主动区。7.如权利要求6所述的隔离具有部分垂直信道记忆单元的主动区的方法，其特征在于，该环状绝缘层为领型介电层。8.如权利要求6所述的隔离具有部分垂直信道记忆单元的主动区的方法，其特征在于，该环状绝缘层为氧化层。9.如权利要求6所述的隔离具有部分垂直信道记忆单元的主动区的方法，其特征在于，该隔绝层为氧化层。10.如权利要求6所述的隔离具有部分垂直信道记忆单元的主动区的方法，其特征在于，该罩幕层为抗反射层。11.如权利要求6所述的隔离具有部分垂直信道记忆单元的主动区的方法，其特征在于，蚀刻该半导体基底的反应气体为含溴化氢气体与含氧气体的混合气体。12.如权利要求6所述的隔离具有部分垂直信道记忆单元的主动区的方法，其特征在于，蚀刻该半导体基底的方法为非等向性蚀刻。13.如权利要求6所述的隔离具有部分垂直信道记忆单元的主动区的方法，其特征在于，该闸极介电层为闸极氧化层。14.如权利要求13所述的隔离具有部分垂直信道记忆单元的主动区的方法，其特征在于，以热氧化法形成该闸极氧化层。15.如权利要求6所述的隔离具有部分垂直信道记忆单元的主...
【专利技术属性】
技术研发人员：张明成，陈逸男，吴国坚，
申请(专利权)人：南亚科技股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。