【技术实现步骤摘要】
本专利技术一般地涉及电路器件以及电路器件的制造和结构。
技术介绍
在器件的设计、制造和操作过程中，通常所考虑的一个主要因素是提高衬底上的电路器件(例如，半导体(例如硅)衬底上的集成电路(IC)晶体管、电阻器、电容器等)的性能。例如，在诸如互补金属氧化物半导体(CMOS)的金属氧化物半导体(MOS)晶体管半导体器件的设计、制造或者形成的过程中，常常期望提高电子在N型MOS器件(NMOS)沟道中的移动性以及提高正电荷的空穴在P型MOS器件(PMOS)沟道中的移动性。
技术实现思路
针对上面的问题，提出了本专利技术。根据本专利技术的一个方面，提供了一种装置，包括衬底；位于所述衬底上的器件，所述器件包括所述衬底表面上的栅电极，以及邻接所述栅电极的位于所述衬底中的第一结区域和第二结区域；以及硅合金材料，所述硅合金材料被置于所述第一结区域和所述第二结区域中的每一个之中，使得所述第一结区域的表面和所述第二结区域的表面与所述衬底的所述表面处在非同面的关系中。根据本专利技术的另一个方面，提供了一种装置，包括衬底；位于所述衬底上的器件，所述器件包括所述衬底顶表面上的栅电极，以及邻接所...
【技术保护点】
一种装置，包括：衬底；位于所述衬底上的器件，所述器件包括所述衬底表面上的栅电极，以及邻接所述栅电极的位于所述衬底中的第一结区域和第二结区域；和硅合金材料，所述硅合金材料被置于所述第一结区域和所述第二结区域中的每一个之 中，使得所述第一结区域的表面和所述第二结区域的表面与所述衬底的所述表面处在非同面的关系中。
【技术特征摘要】
US 2003-6-27 10/608,8701.一种装置，包括衬底；位于所述衬底上的器件，所述器件包括所述衬底表面上的栅电极，以及邻接所述栅电极的位于所述衬底中的第一结区域和第二结区域；和硅合金材料，所述硅合金材料被置于所述第一结区域和所述第二结区域中的每一个之中，使得所述第一结区域的表面和所述第二结区域的表面与所述衬底的所述表面处在非同面的关系中。2.如权利要求1所述的装置，其中所述衬底的一个表面定义出所述衬底的顶表面，并且所述所述第一结区域的所述表面和所述第二结区域的所述表面高于所述衬底的所述顶表面。3.如权利要求1所述的装置，其中所述第一结区域的所述表面和所述第二结区域的所述表面比所述衬底的顶表面高出范围为5纳米和150纳米之间的长度。4.如权利要求3所述的装置，其中所述第一结区域和所述第二结区域定义出范围为30纳米深度和250纳米深度之间的深度。5.如权利要求1所述的装置，其中所述衬底处于由所述硅合金的硅合金晶格间距所引起的应变下。6.如权利要求1所述的装置，其中所述硅合金材料具有不同于所述衬底材料的晶格间距的硅合金晶格间距。7.如权利要求6所述的装置，其中所述衬底处于由所述硅合金晶格间距引起的压缩应变之下，而所述硅合金晶格间距是一个大于所述衬底材料的晶格间距的晶格间距。8.如权利要求1所述的装置，其中紧邻所述第一结区域的所述衬底的表面定义出第一衬底侧壁表面，且紧邻所述第二结区域的所述衬底的表面定义出第二衬底侧壁表面，并且被置于所述第一结区域中的所述硅合金材料被附着到所述第一衬底侧壁表面上，被置于所述第二结区域中的所述硅合金材料被附着到所述第二衬底侧壁表面上。9.如权利要求1所述的装置，其中所述硅合金材料包含硅合金材料的外延层。10.如权利要求1所述的装置，其中所述硅合金材料包含锗化硅(Siy-xGex)、碳化硅(Siy-xCx)、硅化镍(NiSi)、硅化钛(TiSi2)和硅化钴(CoSi2)中的一种。11.如权利要求1所述的装置，还包含位于所述第一结区域的所述表面上、所述第二结区域的所述表面上和所述栅电极上的一个硅化物材料层，其中所述硅化物材料层包含硅化镍(NiSi)、硅化钛(TiSi2)和硅化钴(CoSi2)中的一种。12.如权利要求11所述的装置，还包含位于所述硅化物材料层上的保形刻蚀停止材料层，其中所述刻蚀停止材料层包含二氧化硅(SiO2)、磷硅玻璃(PSG，磷掺杂SiO2)、氮化硅(Si3N4)和碳化硅(SiC)中的一种。13.如权利要求12所述的装置，还包含位于所述保形刻蚀停止材料层上的电介质材...
【专利技术属性】
技术研发人员：马克T伯尔，塔希尔加尼，斯蒂芬塞亚，凯扎德米斯特里，克里斯托弗P奥特，马克阿姆斯特朗，基思E扎瓦兹基，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：US[美国]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。