制造有高介电常数栅极电介质半导体器件的选择刻蚀工艺制造技术

本发明专利技术描述了一种用于制造半导体器件的方法。该方法包括在衬底上形成高介电常数栅极介电层，以及改性所述高介电常数栅极介电层的第一部分，以保证可以相对于所述高介电常数栅极介电层的第二部分而选择性地去除所述第一部分。（*该技术在2024年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及用于制造半导体器件的方法，具体地说，涉及用于制造包括高介电常数栅极介电层的半导体器件的方法。
技术介绍
用于刻蚀高介电常数(k)栅极介电层的传统方法使用各向异性等离子体刻蚀和各向同性湿法刻蚀技术。如果干法刻蚀工艺刻蚀衬底的速率远快于其刻蚀电介质的速率，那么干法刻蚀可能毁坏位于高k栅极电介质下面的衬底。虽然湿法刻蚀工艺可以相对于下方的衬底选择性刻蚀电介质，但是这种工艺可能会刻蚀位于栅电极下面的电介质，这可能会削弱或挖切该结构。因此，需要一种用于制造包括高k栅极电介质的半导体器件的改进工艺。需要这样的工艺，即相对于下方的衬底以及相对于高K膜的被栅电极覆盖的那部分而选择性刻蚀高k膜的露出部分。本专利技术的方法提供了这种工艺。
技术实现思路
根据本专利技术的第一方面，本专利技术提供了一种用于制造半导体器件的方法，包括在衬底上形成高介电常数栅极介电层；以及改性所述高介电常数栅极介电层的第一部分，以保证可以相对于所述高介电常数栅极介电层的第二部分选择性地去除所述第一部分。根据本专利技术的第二方面，本专利技术还提供了一种用于制造半导体器件的方法，包括在衬底上形成高介电常数栅极介电层；本文档来自技高网...

【技术保护点】
一种用于制造半导体器件的方法，包括：在衬底上形成高介电常数栅极介电层；以及改性所述高介电常数栅极介电层的第一部分，以保证可以相对于所述高介电常数栅极介电层的第二部分选择性地去除所述第一部分。

【技术特征摘要】
US 2003-8-28 10/652,5461.一种用于制造半导体器件的方法，包括在衬底上形成高介电常数栅极介电层；以及改性所述高介电常数栅极介电层的第一部分，以保证可以相对于所述高介电常数栅极介电层的第二部分选择性地去除所述第一部分。2.如权利要求1所述的方法，其中，所述高介电常数栅极介电层通过原子层化学气相沉积形成，厚度在约5埃到约40埃之间，并且其包括从下面的组中选择出来的材料，所述组由氧化铪、氧化硅铪、氧化镧、氧化锆、氧化硅锆、氧化钛、氧化钽、氧化钛锶钡、氧化钛钡、氧化钛锶、氧化钇、氧化铝以及氧化钽钪铅组成。3.如权利要求2所述的方法，还包括相对于所述高介电常数栅极介电层的所述第二部分选择性地去除所述高介电常数栅极介电层的所述第一部分的步骤。4.如权利要求1所述的方法，其中，通过向所述高介电常数栅极介电层的所述第一部分中添加杂质来改性所述高介电常数栅极介电层的所述第一部分。5.如权利要求4所述的方法，其中，所述杂质包括卤素。6.如权利要求4所述的方法，其中，所述杂质包括卤化物。7.如权利要求4所述的方法，其中，使用等离子体增强化学气相沉积工艺来添加所述杂质。8.如权利要求3所述的方法，其中，通过将所述高介电常数栅极介电层的所述第一部分暴露在酸中来相对于所述高介电常数栅极介电层的所述第二部分选择性地去除所述高介电常数栅极介电层的所述第一部分。9.如权利要求8所述的方法，其中，所述酸包括含卤酸。10.如权利要求8所述的方法，其中，所述酸包括磷酸。11.一种用于制造半导体器件的方法，包括在衬底上形成高介电常数栅极介电层；在所述高介电常数栅极介电层上形成栅电极；刻蚀所述栅电极以暴露...

【专利技术属性】
技术研发人员：贾斯廷K布拉斯克，乌代沙阿，马克L多齐，杰克卡瓦利罗斯，罗伯特S周，罗伯特B小蒂尔科特，马修V梅斯，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：US[美国]