结绝缘有源组件的形成方法技术

一种结绝缘有源组件的形成方法，其特征在于，包括下列步骤：　　　　提供一半导体基底，该基底上具有多个预定的有源区，并且在任两个有源区之间具有至少一个预定的隔离区；　　　　形成第一栅极结构在所述有源区的部分所述基底上，并且形成第二栅极结构在所述隔离区的所述基底上；　　　　　形成第一离子掺杂区在所述第一、第二栅极结构两侧的所述基底内；　　　　形成抗反射膜在该基底与所述第一、第二栅极结构上；　　　　各向异性的去除部分该抗反射膜而露出该第二栅极结构；　　　　去除该第二栅极结构而露出该基底表面；　　　　形成第二离子掺杂区在该隔离区的该基底中；以及　　　　去除该抗反射膜。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及半导体集成电路工艺，特别是涉及一种。
技术介绍
在集成电路装置中，都会包括互相隔离的有源组件。因此，组件隔离工艺就成为半导体工艺中的重要部分。浅沟渠隔离(shallow trench isolation，STI)或深沟渠隔离已经经常应用于组件隔离工艺中。其制造方式先利用干蚀刻法去除部分硅基底而形成沟渠，然后再利用沉积法将介电材料填入沟渠中，然后再利用例如是化学机械研磨法将沟渠表面的轮廓平坦化。由于上述沟渠工艺需要蚀刻工艺、沉积填充工艺以及平坦化工艺，因此会有许多缺点。例如，该沟渠工艺相当复杂且成本高、在沉积过程中容易产生空孔(voids)在沟渠中，以及无可避免地在挖洞工艺中会产生例如是断层(dislocation)的结晶缺陷(defects)。这些都会严重地影响组件的可靠度与优良。
技术实现思路
有鉴于此，本专利技术的目的在于提供一种形成结绝缘区的方法。本专利技术的另一目的在于提供一种。根据该目的，本专利技术提供一种，包括下列步骤提供一半导体基底，该基底上具有多个预定的有源区，并且在任两个有源区之间具有至少一个预定的隔离区；形成第一栅极结构在所述有源区的部分所述基底上，并且形成第二栅极结构在该隔离区的所述基底上；形成第一离子掺杂区在所述第一、第二栅极结构两侧的该基底内；形成抗反射膜在该基底与所述第一、第二栅极结构上；形成光阻图案在所述有源区之抗反射膜上；以该光阻图案为掩模，各向异性蚀刻去除部分该抗反射膜而露出该第二栅极结构；以该光阻图案及剩余之该抗反射膜为掩模，各向异性的蚀刻去除该第二栅极结构而露出该基底表面；形成第二离子掺杂区在该隔离区的该基底中；去除该光阻图案；以及去除剩余的该抗反射膜。以下结合附图以及较佳实施方式，更详细地说明本专利技术。附图说明图1-图6为根据本专利技术较佳实施例的工艺剖面图。具体实施例方式以下利用图1～6所示的工艺剖面图以说明本专利技术实施例。首先，如图1所示，其提供例如是硅的半导体基底100，该基底100上具有多个预定的有源区(active areas)110，并且在任两个有源区110之间具有至少一个预定的隔离区(an isolation area)120。在图1中，形成第一栅极结构130在所述有源区110的部分所述基底100上，并且形成第二栅极结构140在该隔离区120的该基底100上。在此举一例说明形成所述第一、第二栅极结构130、140的工艺，首先利用热氧化法或沉积法形成例如是SiO2层的绝缘层(图中未有显示)在该基底100上，然后再利用沉积法形成例如是多晶硅层的导电层(图中未有所示)在该绝缘层上。接着，经由微影蚀刻程序，各向异性的蚀刻去除部分该导电层与该绝缘层而形成栅极层132与栅极氧化层131在有源区110与隔离区120的该基底100上。也就是说，所述第一、第二栅极结构130、140可以同时地形成于基底100上。还有这里要特别说明的是，该第二栅极结构140用作是虚置栅极结构(dummy gate structure)，其原因是该第二栅极结构140在将来的工艺中会被去除。在图1中，利用离子注入程序，形成第一离子掺杂区150在所述第一、第二栅极结构130、140两侧的基底100内。其中，该第一离子掺杂区150用作是源/漏极。如此，具有第一栅极结构130与第一离子掺杂区150的有源组件(active element)就形成了。其次，如图2所示，例如使用涂覆法(coating)形成底部抗反射膜(bottom anti-reflection layer)210在该基底100与所述第一、第二栅极结构130、140上。其中，该抗反射膜210可以是有机层，例如由Shipley公司所生产的AR2有机材料。在图2中，形成光阻图案220在所述有源区110的底部抗反射膜210上，然后以该光阻图案220为掩模(mask)，各向异性的蚀刻去除部分该抗反射膜210而露出该第二栅极结构140的顶部表面，如图3所示。其中，此步骤的各向异性的蚀刻工艺所采用的蚀刻气体例如是HBr和O2。其次，如图4所示，以该光阻图案220及剩余的该底部抗反射膜210为掩模(mask)，各向异性的蚀刻去除该第二栅极结构140而露出该基底100表面。其中，该步骤的各向异性蚀刻工艺所采用的蚀刻气体例如是CCl4、HBr和O2。其次，如图5所示，以该光阻图案220及剩余的该底部抗反射膜210为掩模(mask)，例如利用离子注入程序510，形成第二离子掺杂区520在该隔离区120的基底100中。其中该离子注入程序510的工艺条件例如是40～80KeV，离子剂量浓度是1E18～1E19atom/cm2。这里要特别说明的是，当该第一离子掺杂区150注入N型离子时，则该第二离子掺杂区520注入P型离子。反之，当该第一离子掺杂区1 50注入P型离子，则该第二离子掺杂区520注入N型离子。其中，N型离子例如是磷离子或砷离子，P型离子例如是硼离子。因此，根据上述工艺，该第二离子掺杂区520用当是结绝缘有源组件的P-N结绝缘区(P-Njunction isolation region)。其次，如图6所示，利用干蚀刻或湿蚀刻法，去除该光阻图案220。然后，利用干蚀刻或湿蚀刻法，再去除该底部抗反射膜210。本专利技术的工艺特征在于利用形成栅极结构的自我对准(self-alignment)来定义出有源区和隔离区，其中位于隔离区的栅极结构为虚置栅极结构；然后除去虚置栅极结构之后，再注入离子在隔离区的基底中而形成结绝缘区。因此，本专利技术的优点至少有(1)比较已知的沟渠隔离工艺，由于本专利技术不必有挖洞等等工艺，故能有效避免在基底中产生空孔缺陷，因而能提高产品的可靠度。(2)比较已知的沟渠隔离工艺，本专利技术利用栅极结构的自我对准(self-alignment)来同时定义出有源区和隔离区，故使得工艺较简单，而能降低成本。虽然本专利技术以较佳实施例揭露如上，然而其并非用以限定本专利技术，任何熟悉该技术的本领域的普通技术人员，在不脱离本专利技术的精神和范围内，所作的更动与润饰，均应包含在本专利技术的权利要求书要求保护的范围之内。本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种结绝缘有源组件的形成方法，其特征在于，包括下列步骤提供一半导体基底，该基底上具有多个预定的有源区，并且在任两个有源区之间具有至少一个预定的隔离区；形成第一栅极结构在所述有源区的部分所述基底上，并且形成第二栅极结构在所述隔离区的所述基底上；形成第一离子掺杂区在所述第一、第二栅极结构两侧的所述基底内；形成抗反射膜在该基底与所述第一、第二栅极结构上；各向异性的去除部分该抗反射膜而露出该第二栅极结构；去除该第二栅极结构而露出该基底表面；形成第二离子掺杂区在该隔离区的该基底中；以及去除该抗反射膜。2.如权利要求1所述的结绝缘有源组件的形成方法，其特征在于，该第一栅极结构与该第二栅极结构为同时形成。3.如权利要求1所述的结绝缘有源组件的形成方法，其特征在于，该第二栅极结构用作虚置栅极结构。4.如权利要求2所述的结绝缘有源组件的形成方法，其特征在于，形成该第一栅极结构与该第二栅极结构的方法包括下列步骤形成绝缘层在该基底上；形成导电层在该绝缘层上；以及各向异性的去除部分该导电层与部分该绝缘层，而形成栅极层与栅极绝缘层在该基底上。5.如权利要求4所述的结绝缘有源组件的形成方法，其特征在于，该绝缘层包括二氧化硅。6.如权利要求4所述的结绝缘有源组件的形成方法，其特征在于，该导电层包括多晶硅。7.如权利要求1所述的结绝缘有源组件的形成方法，其特征在于，该第一离子掺杂区注入N型离子，且该第二离子掺杂区注入P型离子。8.如权利要求1所述的结绝缘有源组件的形成方法，其特征在于，该第一离子掺杂区注入P型离子，且该第二离子掺杂区注入N型离子。9.如权利要求1所述的结绝缘有源组件的形成方法，其特征在于，该抗反射膜包括有机物。10.一种结绝缘有源组件的形成方法，其特征在于，包括下列步骤提供一半导体基底，该基...

【专利技术属性】
技术研发人员：王俊淇，苏俊联，吕文彬，
申请(专利权)人：旺宏电子股份有限公司，
类型：发明
国别省市：