包括叠层无源器件的存储器器件封装及其制造方法技术

根据本发明专利技术的一个实施例，存储器器件封装包括具有存储器阵列的集成电路管芯和至少一个安装到集成电路部件上的无源部件。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

技术介绍
诸如非易失存储器器件之类的存储器器件经常涉及编程/擦除电压电势的使用，并且编程/擦除电压电势通常不同于常规的工作电压电势。因此，可以将存储器器件连接到附加电路，这种附加电路产生并调节用来编程或擦除存储器器件的电压电势。但是，附加电路可能增加了与存储器器件相关的成本。附加电路和部件还可能影响存储器器件的可靠性，这是因为涉及了更多的部件，这些部件的故障可能导致存储器的运行故障。因而，一直需要更好的方式来封装存储器器件。附图说明本说明书的结论部分具体地指出并清楚地要求了有关本专利技术的主题。但是，通过参照下面详细的描述，并同时阅读附图，可更好地理解本专利技术的操作方法和构造及其目的、特征和优点，其中这张唯一的附图是根据本专利技术实施例的用于集成电路的封装的横截面放大视图。应该理解，为简洁清楚地说明，图中所示元件没有按比例绘制。例如，为清楚起见，某些元件的尺寸相对于其他元件则被放大了。具体实施例方式在下面详细的描述中，为提供对本专利技术的全面理解，会提到许多具体细节。但是，本领域的技术人员将理解到没有这些具体细节仍可实施本专利技术。在其他情况下，公知的方法、过程、部件和电路没有详细描述，以免喧宾夺主、混淆本专利技术。在下面的描述和权利要求中，可能使用术语“耦合的”和“连接的”及其派生词。应该理解，这两个术语并非彼此同义的。更确切地说，在具体实施例中，“连接的”可用来表示两个或多个元件彼此直接地物理接触或电接触。“耦合的”可能意味着两个或多个元件直接地物理接触或电接触。但是，“耦合的”也可能意味着两个或多个元件并非彼此直接接触，但彼此仍协作或相互作用。参照图1，这里描述了根据本专利技术的实施例100。球栅阵列(Ball GridArray，BGA)封装10可包括利用多个焊球25可与外部电路电耦合的衬底12。应该理解到，由于可以使用其他封装，本专利技术的范围并不限于BGA封装。封装10可包含例如利用合适的粘合剂16而附到衬底12上的集成电路管芯(die)14。粘合剂16可包括非导电性材料，以便提供衬底12和集成电路管芯14之间的电绝缘。或者，粘合剂16可包括导电材料，以便使集成电路14与衬底12或底下的焊球25电耦合。虽然本专利技术的范围并不限于此，但集成电路管芯14可包括非易失存储器阵列，例如电可编程只读存储器(EPROM)、电可擦除可编程只读存储器(EEPROM)、单比特位闪存、多比特位闪存等。在一个实施例中，电压调节器电路的全部或一部分可形成在封装10内。电压调节器可用来提供集成电路管芯14运行过程中需要使用的电压电势。例如，虽然本专利技术的范围并不限于此，但是电压调节器可提供电压电势，用来编程和/或擦除集成电路管芯14内的非易失存储器。虽然本专利技术的范围并不限于此，但是无源部件60和61可形成并模制在封装10内。例如无源部件60和61可包括例如电容器、电感器、电阻元件等部件或其他与充电泵电路、电压调节器电路等相关的集成部件。但是这个列表并非意在穷举，因为如果需要，任意有源或无源器件都可模制在封装10内。无源部件60-61可装在或粘附在集成电路管芯14的上表面上，例如使用粘合剂18。粘合剂可包括非导电性材料，例如环氧树脂，以提供无源部件60和61之间的电绝缘。虽然本专利技术的范围并不限于此，但是在其他实施例中，粘合剂18可包括某种导电材料(例如焊膏或导电性环氧树脂)，以使无源部件60-61电耦合到集成电路管芯14。粘合层的厚度可根据需要而变化，但可小于约0.050毫米，以便降低封装10的总厚度。在无源部件60-61和衬底12之间，或者在集成电路管芯14和衬底12之间可形成焊线接合(wire bond)20，如图1中所示的。或者可替换地，或是除此以外附加地，焊线接合20可在无源部件60-61和集成电路管芯14之间形成。焊线接合20可提供与集成电路管芯14、衬底12和/或任一个底下焊球25之间的电连接。随后，集成电路管芯14和无源部件60-61可模制在非导电性的封装剂24内以形成模制阵列封装(molded array package，MAP)，但是本专利技术的范围并不限于此。虽然图1中仅示出了几个无源部件，但应该理解在其他实施例中，与集成电路管芯14的运行相关的仅一个或所有无源部件都可包括在封装10内。另外，应该理解，本专利技术的范围并不限于仅用在非易失存储器器件，或仅用在一般存储器器件。因此，图中所示实施例示出了封装内的电源(power supply in package，PSIP)结构，其中与集成电路管芯14的运行相关的至少部分电路或部件可被安装或堆叠在集成电路管芯14的上表面上，并且在封装10内。封装10可基本保持相应的非PSIP封装(例如用于存储器器件、无源部件和电压调节器的独立封装)的形式因子(form factor)，以使封装10可安装在板上分配给具有基本相同特征的相应的非PSIP封装的空间内。因此，可以获得制造成本更低的紧凑封装10，同时且基本保持了相应非PSIP封装(但是更昂贵)的形式因子。虽然这里已图示并描述了本专利技术的某些特征，但本领域的技术人员可进行许多改进、替换、变化和等同替换。因此，应该理解到，所附权利要求意在涵盖所有落在本专利技术的真正精神内的这些改进和变化。权利要求1.一种存储器器件，包括集成电路管芯，其包括存储器阵列，且具有第一表面；和无源部件，其被安装在所述集成电路管芯的所述第一表面的上方，并与所述集成电路管芯电耦合。2.如权利要求1所述的存储器器件，其中利用环氧树脂材料将所述无源部件安装到所述集成电路管芯上。3.如权利要求2所述的存储器器件，其中在所述无源部件和所述集成电路管芯之间的所述环氧树脂材料的厚度小于约0.050毫米。4.如权利要求1所述的存储器器件，其中利用导电材料将所述无源部件安装到所述集成电路管芯上。5.如权利要求1所述的存储器器件，其中所述无源部件包括电容器或电感器。6.如权利要求1所述的存储器器件，还包括衬底，其中所述集成电路管芯被安装到所述衬底上。7.如权利要求6所述的存储器器件，其中利用非导电材料将所述集成电路安装到所述衬底上。8.如权利要求6所述的存储器器件，还包括将所述集成电路的至少一部分与所述衬底电耦合的第一焊线接合。9.如权利要求8所述的存储器器件，还包括将所述无源部件的至少一部分与所述衬底电耦合的第二焊线接合。10.如权利要求8所述的存储器器件，还包括将所述无源部件的至少一部分与所述集成电路管芯电耦合的第二焊线接合。11.如权利要求1所述的存储器器件，其中所述集成电路管芯包括闪存阵列。12.如权利要求1所述的存储器器件，还包括耦合到所述集成电路管芯的电压调节器，其中所述电压调节器的至少一部分被安装到所述集成电路管芯上。13.一种方法，包括形成衬底；将集成电路管芯安装在所述衬底上；将无源部件安装在所述衬底的上方；以及将所述无源部件与所述集成电路管芯的至少一部分电耦合。14.如权利要求13所述的方法，还包括将所述无源部件粘附到所述集成电路管芯上。15.如权利要求14所述的方法，还包括利用非导电性粘合剂将所述无源部件粘附到所述集成电路管芯上。16.如权利要求13所述的方法，包括将所述无源部件焊线接合到所述衬底上。17.如权利要求13所述的方法，包括将所述无源部件焊线接合到所述集成电路本文档来自技高网...

【技术保护点】
一种存储器器件，包括：集成电路管芯，其包括存储器阵列，且具有第一表面；和无源部件，其被安装在所述集成电路管芯的所述第一表面的上方，并与所述集成电路管芯电耦合。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：查尔斯洛佩兹，理查德弗尔英格，埃莉诺拉瓦丹姆，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：US[美国]