【技术实现步骤摘要】
本专利技术涉及一种半导体器件及半导体芯片的控制方法，具体涉及一种层叠半导体器件，其具有半导体芯片例如一个层叠在另一个上的存储芯片，以及控制此半导体芯片的方法。
技术介绍
可以预见，如果将来半导体制造工艺遇到小型化的困难，那么与LSI芯片的功能的改善(例如，DRAM增加的存贮容量)相关的芯片尺寸的增加不能够由基于工艺的小型化所避免。为解决此可能的问题，建议半导体器件(例如，DRAM)采用CoC(芯片上芯片Chip on Chip)结构，其可以包括为了LSI芯片的三维扩展功能(例如，DRAM的存储容量)的一个层叠在另一个上的LSI芯片。目前，有第一和第二CoC结构用于DRAM。第一CoC结构的DRAM与层叠DRAM芯片的相互区别在于相互独立的不同级别。第二CoC结构的DRAM把整个层叠DRAM芯片看作单一级别，与层叠芯片的相互区别在于在相同的级别中使用不同的槽(bank)地址。层叠单一接口芯片和多个存储核心芯片可以形成第二CoC结构的DRAM。接口芯片具有DRAM的接口功能。反之，存储核心芯片具有存储核心功能(存储阵列和相关的外围电路)。接口功能是指被例如数据输入...
【技术保护点】
一种半导体器件，包含：多个半导体芯片；与所述多个半导体芯片的每个相关的识别信息产生器，用来根据所述相关半导体芯片的制造工艺产生识别信息；以及控制器，用来检测所述识别信息产生器产生的识别信息以基于检测的识别信息控制所述 多个半导体芯片的每个。
【技术特征摘要】
JP 2003-10-16 356689/20031.一种半导体器件，包含多个半导体芯片；与所述多个半导体芯片的每个相关的识别信息产生器，用来根据所述相关半导体芯片的制造工艺产生识别信息；以及控制器，用来检测所述识别信息产生器产生的识别信息以基于检测的识别信息控制所述多个半导体芯片的每个。2.根据权利要求1的半导体器件，其中所述控制器产生多个芯片选择信号，用以交替选择所述多个半导体芯片，所述多个半导体芯片的每个包括芯片选择信号接收器，其能被设置为接受任何所述多个芯片选择信号，以及所述控制器包括设置单元，用来基于所述识别信息设置所述选择信号接收器，从而所述选择信号接收器接受芯片选择信号，以选择包括所述芯片选择信号接收器的半导体芯片；以及半导体芯片控制器，用来基于所述芯片选择信号控制所述多个半导体芯片的每个。3.根据权利要求2的半导体器件，其中所述芯片选择信号接收器事先被设置为接受特定芯片选择信号。4.根据权利要求2的半导体器件，其中所述芯片选择信号接收器包括开关，以及所述设置单元基于所述识别信息设置所述开关，从而所述芯片选择信号接收器接受用来选择包括所述芯片选择信号接收器的半导体芯片的芯片选择信号。5.根据权利要求2的半导体器件，其中所述芯片选择信号接收器包括熔丝，以及所述设置单元基于所述识别信息设置所述熔丝，从而所述芯片选择信号接收器接受用来选择包括所述芯片选择信号接收器的半导体芯片的芯片选择信号。6.根据权利要求1的半导体器件，其中所述多个半导体芯片的每个使用其识别信息作为其芯片地址，以及所述控制器检测所述多个半导体芯片中的每个的芯片地址，并基于检测到的芯片地址控制所述多个半导体芯片中的每个。7.根据权利要求6的半导体器件，其中所述控制器产生用来交替选择所述多个半导体芯片的多个芯片地址信号，所述多个半导体芯片的每个包括芯片地址信号接收器，其能被设置为接受任何所述多个芯片地址信号，以及所述控制器包括设置单元，用来基于所述识别信息设置所述芯片地址信号接收器，从而所述芯片地址信号接收器接受用来选择包括所述地址选择信号接收器的半导体芯片的芯片地址信号；以及半导体芯片控制器，用来基于所述芯片地址信号控制所述多个半导体芯片中的每个。8.根据权利要求7的半导体器件，其中所述芯片地址信号接收器事先被设置为接受特定的芯片地址信号。9.根据权利要求7的半导体器件，其中所述芯片地址信号接收器包括开关，以及所述设置单元基于用来设置所述开关的所述识别信息控制所述开关，从而所述芯片地址信号接收器接受用来选择包括所述芯片地址信号接收器的半导体芯片的芯片地址信号。10.根据权利要求7的半导体器件，其中所述芯片地址信号接收器包括熔丝，以及所述设置单元基于所述识别信息设置所述熔丝，从而所述芯片地址信号接收器接受用来选择包括所述芯片地址信号接收器的半导体芯片的芯片地址信号。11.根据权利要求1的半导体器件，其中所述多个半导体芯片由延伸穿过所述多个半导体芯片的穿通电极互连；以及所述控制器经由所述穿通电极提供公共信号到所述多个半导体芯片。12.根据权利要求1的半导体器件，其中所述多个半导体芯片通过结合...
【专利技术属性】
技术研发人员：船场诚司，西尾洋二，
申请(专利权)人：尔必达存储器株式会社，
类型：发明
国别省市：JP[日本]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。