半导体集成电路器件制造技术

本发明专利技术提供一种半导体集成电路器件，包括：半导体衬底主表面的第一区上的第一ＭＩＳＦＥＴ；和半导体衬底主表面的第二区上的第二ＭＩＳＦＥＴ，其中所述第一ＭＩＳＦＥＴ的栅绝缘膜包括相对介电常数高于氮化硅相对介电常数的第一绝缘膜，其中第二ＭＩＳＦＥＴ的栅绝缘膜包括由氧化硅组成的第二绝缘膜，以及其中转变成氧化硅膜膜厚度的第一绝缘膜的膜厚度比转变成氧化硅膜膜厚度的第二绝缘膜的膜厚度薄。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及半导体集成电路器件及半导体集成电路器件的制造方法，特别涉及能有效地应用于提供有两个或多个MISFET的半导体集成电路器件的技术，其中两个或多个MISFET(金属绝缘体半导体场效应晶体管)位于相同的半导体衬底上分别具有不同膜厚度的栅绝缘膜。
技术介绍
在最近的半导体器件技术中，伴随着具有多电源的半导体芯片的流行，实践上已使用了所谓的两种类型的栅极工艺，即在相同的半导体芯片中形成具有薄膜厚度的栅极绝缘膜和具有厚膜厚度的栅极绝缘膜。例如，日本公开的待审专利申请No.2000-188338公开了一种两种类型的栅极工艺，其中在半导体衬底的第一区和第二区上分别形成由氧化硅组成的栅极绝缘膜和由氮化硅组成的栅极绝缘膜。在以上提到的专利申请中介绍的两种类型的栅极工艺中，首先，第一氧化硅膜形成在半导体衬底的第一和第二区，然后借助腐蚀选择性地除去第一区上的第一氧化硅膜，露出半导体衬底表面的第一区。接下来，在半导体衬底的第一区上和第二区的第一氧化硅膜上形成氮化硅膜，然后借助腐蚀选择性地除去第二氮化硅膜和第一氧化硅膜，露出半导体衬底表面的第二区。之后，对半导体衬底进行热氧化在半导体衬底表面的本文档来自技高网...

【技术保护点】
一种半导体集成电路器件，包括：半导体衬底主表面的第一区上的第一ＭＩＳＦＥＴ；和半导体衬底主表面的第二区上的第二ＭＩＳＦＥＴ，其中所述第一ＭＩＳＦＥＴ的栅绝缘膜包括相对介电常数高于氮化硅相对介电常数的第一绝缘膜，　 　其中第二ＭＩＳＦＥＴ的栅绝缘膜包括由氧化硅组成的第二绝缘膜，以及其中转变成氧化硅膜膜厚度的第一绝缘膜的膜厚度比转变成氧化硅膜膜厚度的第二绝缘膜的膜厚度薄。

【技术特征摘要】
JP 2001-11-15 349543/20011.一种半导体集成电路器件，包括半导体衬底主表面的第一区上的第一MISFET；和半导体衬底主表面的第二区上的第二MISFET，其中所述第一MISFET的栅绝缘膜包括相对介电常数高于氮化硅相对介电常数的第一绝缘膜，其中第二MISFET的栅绝缘膜包括由氧化硅组成的第二绝缘膜，以及其中转变成氧化硅膜膜厚度的第一绝缘膜的膜厚度比转变成氧化硅膜膜厚度的第二绝缘膜的膜厚度薄。2.根据权利要求1的半导体集成电路器件，其中转变成氧化硅膜膜厚度的第一绝缘膜的膜厚度比3nm薄，转变成氧化硅膜膜厚度的第二绝缘膜的膜厚度等于或厚于3nm。3.根据权利要求1的半导体集成电路器件，其中第一绝缘膜由4A族元素的氧化物组成。4.根据权利要求1的半导体集成电路器件，其中还包括在半导体衬底中第一MISFET的第一栅电极的两侧上形成的第一杂质区。5.根据权利要求1的半导体集成电路器件，其中第二MISFET以比第一MISFET更高的电压操作。6.根据权利要求5的半导体集成电路器件，其中第一MISFET包含在一内部电路中。7.根据权利要求5的半导体集成电路器件，其中第二MISFET包含在一I/O电路中。8.根据权利要求1的半导体集成电路器件，其中第一绝缘膜为氧化钛膜、氧化锆膜、氧化铪膜或氧化钽膜。9.一种半导体集成电路器件，包括半导体衬底主表面的第一区上的第一MISFET；和半导体衬底主表面的第二区上的第二MISFET，其中第一MISFET具有形成在第一MISFET的第一栅电极的侧壁上方的第一侧壁间隔层，第一MISFET具有形成在第一侧壁间隔层和第一栅电极之间的氮化硅膜，第一MISFET的栅绝缘膜包括相对介电常数高于氮化硅相对介电常数的第一绝缘膜，以及其中第二MISFET的栅绝缘膜包括由氧化硅组成的第二绝缘膜，以及其中转变成氧化硅膜膜厚度的第一绝缘膜的膜厚度比转变成氧化硅膜膜厚度的第二绝缘膜的膜厚度薄。10.根据权利要求9的半导体集成电路器件，其中转变成氧化硅膜膜厚度的第一绝缘膜的膜厚度比3nm薄，转变成氧化硅膜膜厚度的第二绝缘膜的膜厚度等于或厚于3nm。11.根据权利要求9的半导体集成电路器件，其中第一绝缘膜由4A族元素的氧化物组成。12.根据权利要求9的半导体集成电路器件，其中还包括形成在第一MISFET的栅电极的侧壁上的、覆盖...

【专利技术属性】
技术研发人员：檜上竜也，伊藤文俊，蒲原史朗，
申请(专利权)人：株式会社日立制作所，
类型：发明
国别省市：JP[日本]