半导体装置制造方法及图纸

一种半导体装置，包括：衬底，其包括单元区、外围区和单元区与外围区之间的边界区；单元器件隔离图案，其位于衬底的单元区上，以限定单元有源图案；外围器件隔离图案，其位于衬底的外围区上，以限定外围有源图案；以及绝缘隔离图案，其位于衬底的边界区上，所述绝缘隔离图案在单元有源图案与外围有源图案之间，其中，绝缘隔离图案的底表面包括：第一边缘，其邻近于单元有源图案中对应的一个的侧表面，以及第二边缘，其邻近于外围有源图案中对应的一个的侧表面，当从衬底的底表面测量时，第一边缘位于低于第二边缘的高度。位于低于第二边缘的高度。位于低于第二边缘的高度。

【技术实现步骤摘要】
半导体装置
[0001]相关申请的交叉引用
[0002]于2020年7月24日在韩国知识产权局提交的标题为“半导体装置及其制造方法”的韩国专利申请No.10
‑
2020
‑
0092328以引用方式全文包括在本文中。


[0003]本公开涉及一种半导体装置及其制造方法，并且具体地说，涉及一种包括通过将衬底图案化而形成的有源图案的半导体装置及其制造方法。

技术介绍

[0004]一种半导体装置可包括构成存储器单元阵列的单元晶体管和构成外围电路以操作存储器单元阵列的外围晶体管。单元晶体管和外围晶体管可设置在半导体衬底上，并且半导体衬底可包括其上形成有单元晶体管的单元有源图案、以及其上形成有外围晶体管的外围有源图案。单元有源图案由介于它们之间的单元器件隔离图案限定，并且外围有源图案由介于它们之间的外围器件隔离图案限定。

技术实现思路

[0005]根据实施例，一种半导体装置可包括：衬底，其包括单元区、外围区和它们之间的边界区；单元器件隔离图案，其设置在衬底的单元区上，以限定单元有源图案；外围器件隔离图案，其设置在衬底的外围区上，以限定外围有源图案；以及绝缘隔离图案，其设置在衬底的边界区上以及单元有源图案与外围有源图案之间。绝缘隔离图案的底表面可以包括：第一边缘，其邻近于单元有源图案中对应的一个的侧表面；以及第二边缘，其邻近于外围有源图案中对应的一个的侧表面。当从衬底的底表面测量时，第一边缘可以位于低于第二边缘的高度。
[0006]根据实施例，一种半导体装置可包括：衬底，其包括单元区、外围区和它们之间的边界区；单元有源图案，其设置在衬底的单元区上，以从衬底突出；外围有源图案，其设置在衬底的外围区上，以从衬底突出；以及绝缘隔离图案，其设置在衬底的边界区上以及单元有源图案与外围有源图案之间。绝缘隔离图案可以介于单元有源图案中对应的一个与外围有源图案中对应的一个之间。绝缘隔离图案的底表面可包括邻近于所述对应的单元有源图案的侧表面的第一边缘和邻近于所述对应的外围有源图案的侧表面的第二边缘。当从衬底的底表面测量时，绝缘隔离图案的底表面的高度可以随着距第一边缘的距离减小而降低。
[0007]根据实施例，一种半导体装置可包括：衬底，其包括单元区、外围区和它们之间的边界区；单元器件隔离图案，其设置在衬底的单元区上，以限定单元有源图案；外围器件隔离图案，其设置在衬底的外围区上，以限定外围有源图案；以及绝缘隔离图案，其设置在衬底的边界区上以及单元有源图案与外围有源图案之间。单元器件隔离图案可包括具有第一宽度的第一单元器件隔离图案和具有小于第一宽度的第二宽度的第二单元器件隔离图案。绝缘隔离图案的底表面可包括邻近于单元有源图案的第一部分和邻近于外围有源图案的
第二部分。当从衬底的底表面测量时，第二部分可以位于低于第一部分的高度。当从衬底的底表面测量时，第一单元器件隔离图案的底表面可以位于低于第二单元器件隔离图案的底表面的高度，并且可以位于高于绝缘隔离图案的底表面的第二部分的高度。
[0008]根据实施例，一种制造半导体装置的方法可包括：提供包括单元区、外围区和它们之间的边界区的衬底；分别在衬底的单元区和外围区上形成单元掩模图案和外围掩模图案；在衬底的外围区上形成掩模图案，以覆盖外围掩模图案并暴露单元掩模图案；利用单元掩模图案和掩模图案作为蚀刻掩模在衬底的单元区中形成初始沟槽；去除掩模图案；以及利用单元掩模图案和外围掩模图案作为蚀刻掩模分别在衬底的单元区和外围区中形成单元沟槽和外围沟槽。可通过蚀刻衬底的通过初始沟槽暴露的一些部分来形成单元沟槽。
[0009]根据实施例，一种制造半导体装置的方法可包括：提供包括单元区、外围区和它们之间的边界区的衬底；在衬底的单元区中形成单元沟槽；在衬底上形成绝缘层，以填充单元沟槽；在绝缘层上形成掩模图案，以完全覆盖单元区并暴露出外围区的一部分；以及利用掩模图案作为蚀刻掩模来蚀刻绝缘层和衬底，以在衬底的外围区中形成外围沟槽。
附图说明
[0010]通过参照附图详细描述示例性实施例，特征对于本领域技术人员而言将变得清楚，在附图中：
[0011]图1是示出根据实施例的半导体装置的框图。
[0012]图2至图8是示出根据实施例的制造半导体装置的方法中的各阶段的图。
[0013]图9是示出根据实施例的半导体装置的平面图。
[0014]图10是沿着图9的线A
‑
A'截取的剖视图。
[0015]图11是沿着图9的线B
‑
B'和线C
‑
C'截取的剖视图。
[0016]图12至图22是示出根据实施例的制造半导体装置的方法中的各阶段的图。
[0017]图23是示出根据实施例的半导体装置的平面图。
[0018]图24是沿着图23的线A
‑
A'截取的剖视图。
具体实施方式
[0019]现在，将参照其中示出了示例实施例的附图更完全地描述示例实施例。
[0020]图1是示出根据实施例的半导体装置的框图。
[0021]参照图1，半导体装置可包括单元块1和在单元块1中的每一个周围设置的外围块2、3、4和5。半导体装置可为存储器装置，并且单元块1中的每一个可包括单元电路，例如集成存储器电路。外围块2、3、4和5可包括操作单元电路的各种外围电路，并且外围电路可电连接至单元电路。
[0022]详细地说，外围块2、3、4和5可包括被设置为包围单元块1中的每一个的第一外围块2、第二外围块3、第三外围块4和第四外围块5。第一外围块至第四外围块2、3、4和5可包括读出放大器(S/A)电路、子字线驱动器(SWD)电路以及用于驱动读出放大器的电源驱动器电路和地驱动器电路。作为示例，彼此相对的第一外围块2和第三外围块4可包括读出放大器(S/A)电路，并且彼此相对的第二外围块3和第四外围块5可包括子字线驱动器(SWD)电路。第二外围块3和第四外围块5还可以包括用于驱动读出放大器的电源驱动器电路和地驱动
器电路，但是实施例不限于该示例。
[0023]图2至图8是示出根据实施例的制造半导体装置的方法中的各阶段的图。详细地说，图2和图5是对应于图1的部分P1的平面图，图3和图4是对应于图2的线A
‑
A'的剖视图，并且图6至图8是对应于图5的线A
‑
A'的剖视图。
[0024]参照图2和图3，可以提供衬底100。衬底100可为半导体衬底(例如，硅晶圆、锗晶圆或者硅锗晶圆)。衬底100可包括单元区CR、外围区PR和它们之间的边界区BR。单元区CR可为衬底100的其中设置有图1的各个单元块1的区，并且外围区PR可为衬底100的其中设置有图1的各个外围块2、3、4或5的另一区。边界区BR可为衬底100的介于单元区CR与外围区PR之间的又一区。
[0025]可在衬底100上形成单元掩模图案110和外围掩模图案120。可在衬底100的单元区CR上形成单元掩模图案110本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体装置，包括：衬底，其包括单元区、外围区和所述单元区与所述外围区之间的边界区；单元器件隔离图案，其位于所述衬底的单元区上，以限定单元有源图案；外围器件隔离图案，其位于所述衬底的外围区上，以限定外围有源图案；以及绝缘隔离图案，其位于所述衬底的边界区上，所述绝缘隔离图案在所述单元有源图案与所述外围有源图案之间，其中，所述绝缘隔离图案的底表面包括：第一边缘，其邻近于所述单元有源图案中的对应的一个的侧表面，以及第二边缘，其邻近于所述外围有源图案中的对应的一个的侧表面，当从所述衬底的底表面测量时，所述第一边缘位于低于所述第二边缘的高度。2.根据权利要求1所述的半导体装置，其中：所述单元器件隔离图案、所述外围器件隔离图案和所述绝缘隔离图案中的每一个具有在第一方向上的宽度，所述第一方向平行于所述衬底的底表面，所述外围器件隔离图案的宽度大于所述单元器件隔离图案的宽度，并且所述绝缘隔离图案的宽度大于所述外围器件隔离图案的宽度。3.根据权利要求2所述的半导体装置，其中，所述绝缘隔离图案的底表面具有倾斜轮廓，所述绝缘隔离图案的底表面的高度从所述第二边缘朝着所述第一边缘逐渐降低。4.根据权利要求1所述的半导体装置，其中，当从所述衬底的底表面测量时，所述绝缘隔离图案的底表面的第二边缘位于低于所述单元器件隔离图案的底表面的高度。5.根据权利要求4所述的半导体装置，其中：所述单元器件隔离图案包括第一单元器件隔离图案和第二单元器件隔离图案，所述第一单元器件隔离图案和所述第二单元器件隔离图案中的每一个在所述单元有源图案中的邻近的单元有源图案之间，并且当从所述衬底的底表面测量时，所述第一单元器件隔离图案的底表面位于低于所述第二单元器件隔离图案的底表面的高度，并且位于高于所述绝缘隔离图案的底表面的第二边缘的高度。6.根据权利要求5所述的半导体装置，其中，所述第一单元器件隔离图案和所述第二单元器件隔离图案中的每一个具有在平行于所述衬底的底表面的第一方向上的宽度，所述第一单元器件隔离图案的宽度大于所述第二单元器件隔离图案的宽度。7.根据权利要求4所述的半导体装置，其中，当从所述衬底的底表面测量时，所述绝缘隔离图案的底表面的第一边缘位于低于所述外围器件隔离图案的底表面的高度。8.根据权利要求7所述的半导体装置，其中，当从所述衬底的底表面测量时，所述绝缘隔离图案的底表面的第二边缘与所述外围器件隔离图案的底表面位于相同高度。9.根据权利要求1所述的半导体装置，其中，当从所述衬底的底表面测量时，所述绝缘隔离图案的底表面的第一边缘位于低于所述单元器件隔离图案的底表面并且低于所述外围器件隔离图案的底表面的高度。10.根据权利要求9所述的半导体装置，其中，所述绝缘隔离图案的底表面的高度从所述第二边缘朝着所述第一边缘逐渐降低。11.一种半导体装置，包括：
衬底，其包括单元区、外围区和所述单元区与所述外围区之间的边界区；单元有源图案，其位于所述衬底的单元区上，以从所述衬底突出；外围有源图案，其位于所述衬底的外围区上，以从所述衬底突出；以及绝缘隔离图案，其位于所述衬底的边界区上，所述绝缘隔离图案在所述单元有源图案与所述外围有源图案之间，其中，所述绝缘隔离图案在所述单元有源图案中的对应的单元有源图案与所述外围有源...

【专利技术属性】
技术研发人员：金惠远，金恩靓，成金重，崔宰福，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：