一种单核DSP处理器架构和双核DSP处理器架构制造技术

本发明专利技术公开了一种单核DSP处理器架构和双核DSP处理器架构，该单核DSP处理器架构包括DSP内核、延时线总线、延时线控制器、数据总线、程序总线、数据存储器、程序存储器、总线主接口以及至少一个算法模块，其中，所述DSP内核通过所述程序总线与所述程序存储器进行通信；所述DSP内核通过所述延时线总线与所述延时线控制器进行通信；所述DSP内核通过所述数据总线与所述数据存储器以及所述至少一个算法模块进行通信；所述DSP内核与所述总线主接口连接，用于在所述DSP处理器作为主设备访问外部从设备时进行信息交互。本发明专利技术的DSP处理器架构，提高了DSP处理器的系统性能。了DSP处理器的系统性能。了DSP处理器的系统性能。

【技术实现步骤摘要】
一种单核DSP处理器架构和双核DSP处理器架构


[0001]本专利技术涉及DSP处理器
，具体涉及一种单核DSP处理器架构和双核DSP处理器架构。

技术介绍

[0002]DSP在音频、视频和电机控制等方面有着广泛的应用。随着用户需求的增加，系统对DSP处理器的性能提出了更高的要求。目前的DSP处理器架构中，DSP处理器只能作为从设备与外部设备进行交互，而不能作为主设备与外部从设备进行交互，此外，现有技术中，DSP处理器的DSP内核通过数据总线与延时线控制器进行交互，这种方式会影响延时线控制器的性能。

技术实现思路

[0003]本专利技术所要解决的技术问题在于，提供一种单核DSP处理器架构和双核DSP处理器架构，以解决现有技术中DSP处理器不能作为主设备访问外部从设备以及DSP内核通过数据线与延时线控制器进行交互导致延时线控制器的性能受影响的缺陷。
[0004]本专利技术第一方面提供一种单核DSP处理器架构，包括：DSP内核、延时线总线、延时线控制器、数据总线、程序总线、数据存储器、程序存储器、总线主接口以及至少一个本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种单核DSP处理器架构，其特征在于，包括：DSP内核、延时线总线、延时线控制器、数据总线、程序总线、数据存储器、程序存储器、总线主接口以及至少一个算法模块，其中，所述DSP内核通过所述程序总线与所述程序存储器进行通信；所述DSP内核通过所述延时线总线与所述延时线控制器进行通信；所述DSP内核通过所述数据总线与所述数据存储器以及所述至少一个算法模块进行通信；所述DSP内核与所述总线主接口连接，用于在所述DSP处理器作为主设备访问外部从设备时进行信息交互。2.根据权利要求1所述的DSP处理器架构，其特征在于，所述单核DSP处理器架构还包括触发源，所述触发源用于控制所述DSP处理器的运行时刻。3.根据权利要求2所述的DSP处理器架构，其特征在于，所述延时线控制器包括内部延时线控制器和外部延时线控制器，所述延时线总线包括内部延时线总线和外部延时线总线，其中，所述DSP内核通过所述内部延时线总线与所述内部延时线控制器进行通信，所述DSP内核通过所述外部延时线总线与所述外部延时线控制器进行通信。4.根据权利要求3所述的DSP处理器架构，其特征在于，所述单核DSP处理器架构还包括总线从接口，所述总线从接口与所述数据总线连接。5.根据权利要求4所述的DSP处理器架构，其特征在于，所述数据存储器包括内部数据存储器和外部数据存储器，其中，所述DSP内核通过所述数据总线与所述内部数据存储器通信，所述DSP内核通过所述数据总线与所述外部数据存储器通信。6.一种双核DSP处理器架构，其特征在于，包括主DSP处理器、从DSP处理器、系统总线、第一双端存储器、第二双端存储器、仲裁器、第二数据总线、第三数据总线，所述主DSP处理器采用如权利要求1所述的单核DSP处理器架构，所述从DSP处理器采用如权利要求1所述的单核DSP处理器架构，...

【专利技术属性】
技术研发人员：梁小江，谢柱能，蒲莉娟，连光，李双宏，
申请(专利权)人：深圳市创成微电子有限公司，
类型：发明
国别省市：