一种基于申威3231处理器的双路服务器主板制造技术

一种基于申威3231处理器的双路服务器主板，包括2颗申威3231处理器芯片、32个DDR4内存插槽、主板时序控制芯片、PCIE总线扩展芯片、BMC管理芯片、千兆以太网芯片、SATA3.0芯片、USB3.0芯片、2个PCIE4.0X8插槽和2个PCIE4.0X16插槽。本实用新型专利技术以SW3231处理器为核心搭载PCIE4.0总线扩展芯片方案旨在替代英特尔中端服务器，实现信息安全的自主可控，为构建国家信息安全提供有力支撑；具有价格低廉、计算性能高、稳定性好、可扩展性好、配置灵活，且能满足国防、党政、金融、电信、能源等关键行业应用需求的特点。行业应用需求的特点。行业应用需求的特点。

【技术实现步骤摘要】
一种基于申威3231处理器的双路服务器主板


[0001]本技术涉及服务器主板
，更具体的说是涉及一种基于申威3231处理器的双路服务器主板。

技术介绍

[0002]华为，中兴事件之后，信息产业的国产化问题逐渐被提上日程，作为信息产业的重中之重，服务器产业的自主可控显得非常重要，服务器时计算机的一种，它比普通PC机运算速度更快，稳定性更强，IO吞吐能力更强，扩展性更好。近年来，国家加大了对国产自主可控信息产业的投入，各领域对国产服务器的计算性能提出了更高的要求。申威3231处理器是国产申威系列处理器的最新一代处理器，相比上一代处理器，计算性能有了大幅提高，并且支持最大4路处理器直连，使得单台服务器的计算性能进一步提高。
[0003]因此，如何提供一种基于申威3231处理器的服务器主板，具有计算性能高、稳定性好、可扩展性好，接口丰富、配置灵活，性价比高等特点，并且能满足国防、党政、金融、电信、能源等关键行业应用对计算能力和安全性的需求，是本领域技术人员亟需解决的问题。

技术实现思路

[0004]本技术提供了一种基于申威3231处理器的双路服务器主板，其以SW3231处理器为核心搭载PEX8748扩展芯片方案，旨在替代英特尔中端服务器，实现信息安全的自主可控，为构建国家信息安全提供有力支撑。
[0005]本技术解决其技术问题所采用的技术方案是：
[0006]一种基于申威3231处理器的双路服务器主板，包括2颗申威3231处理器芯片、32个DDR4内存插槽、主板时序控制芯片、PCIE总线扩展芯片、BMC管理芯片、千兆以太网芯片、SATA3.0芯片、USB3.0芯片、2个PCIE4.0X8插槽和2个PCIE4.0X16插槽；其中：
[0007]2颗申威3231处理器芯片包括有A处理器芯片和B处理器芯片，其中A处理器芯片作为主处理器，B处理器芯片作为协处理器，主、协处理器之间通过3路直连接口进行数据交换；
[0008]A处理器芯片和B处理器芯片分别连接16个DDR4内存插槽，共计32个DDR4内存插槽；
[0009]A处理器芯片和B处理器芯片分别有8路DDR4控制器，每路DDR4控制器连接2个内存插槽；
[0010]A处理器芯片(主处理器)一组16X的PCIE4.0接口连接PCIE总线扩展芯片，通过A处理器芯片可扩展出另外32X的PCIE4.0接口；其中2组8X连接到扩展插槽，1组4X连接到千兆以太网转换芯片，2组4X连接到USB3.0转换芯片，1组4X连接到BMC管理芯片；
[0011]主板时序控制芯片通过SPI、LPC和UART低速接口分别与主、协处理器连接，用于控制两个处理器的上电时序；通过GPIO接口与机箱指示灯和按键连接；通过UART串口，经RS232转换芯片，转换成一个DB9串口输出；通过两路SPI接口，分别与两个FLASH芯片连接，
用于读取存储在FLASH芯片中的各类固件程序。
[0012]BMC管理芯片通过IIC总线与主处理器相连，用于CPU物理健康状态监控及参数的传递；通过一组4X的PCIE4.0总线与PCIE总线扩展芯片相连，用于与主、从处理器的数据传送；通过BMC管理芯片，实现了前后各一个VGA同步输出接口，后面板为标准的DB15接口，前面板则需要一个15针的插座转接到DB15接口；一个千兆以太网管理网口；一个IIC低速接口，用于实现风扇转速的控制；一个RS232串口；一个USB2.0接口，用于实现在KVM虚拟机的通信；
[0013]PCIE总线扩展芯片提供2路PCIE4.0X8信号，用于扩展两个PCIE4.0X8的扩展插槽；1路PCIE4.0X4与BMC管理芯片相连；1路PCIE4.0X4连接到千兆以太网芯片，用于扩展出4个千兆以太网口；2路PCIE4.0X4分别连接到2个USB3.0转换芯片，扩展出前面板、后面板以及主板内部共计6个USB3.0接口。
[0014]本技术还具有以下附加技术特征：
[0015]作为本技术技术方案进一步具体优化的：申威3231处理器芯片自带的SPI数据总线通过电平转换芯片连接到BIOS芯片，用于承载BIOS启动程序。
[0016]作为本技术技术方案进一步具体优化的：双路服务器主板采用非标L型设计，主板厚度2.4mm，层数为20层。
[0017]作为本技术技术方案进一步具体优化的：
[0018]所述PCIE总线扩展芯片的型号为PEX8748；
[0019]所述BMC管理芯片的型号为AST2400；
[0020]所述FLASH存储芯片的型号为25Q128JVSQ；
[0021]所述主板时序控制芯片的型号为ALTERA公司的EPM2370F256；
[0022]所述千兆以太网芯片的型号为IntelI350；
[0023]所述SATA3.0芯片的型号为Marvell88SE9230A1；
[0024]所述USB3.0芯片的型号为TUSB7340。
[0025]本技术和现有技术相比，其优点在于：
[0026]本技术以SW3231处理器为核心搭载PCIE4.0总线扩展芯片方案旨在替代英特尔中端服务器，实现信息安全的自主可控，为构建国家信息安全提供有力支撑；具有价格低廉、计算性能高、稳定性好、可扩展性好、配置灵活，且能满足国防、党政、金融、电信、能源等关键行业应用需求的特点。
[0027]本技术的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本技术的实践了解到。
附图说明
[0028]为了更清楚地说明本技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0029]图1为本技术的总体结构框架图；
[0030]图2为本技术的服务器主板的尺寸示意图。
具体实施方式
[0031]下面将参照附图更详细地描述本技术公开的示例性实施例，这些实施例是为了能够更透彻地理解本技术，并且能够将本技术公开的范围完整的传达给本领域的技术人员。虽然附图中显示了本技术公开的示例性实施例，然而应当理解，本技术而不应被这里阐述的实施例所限制。
[0032]一种基于申威3231处理器的双路服务器主板，包括2颗申威3231处理器芯片、32个DDR4内存插槽、主板时序控制芯片、PCIE总线扩展芯片、BMC管理芯片、千兆以太网芯片、SATA3.0芯片、USB3.0芯片、2个PCIE4.0X8插槽和2个PCIE4.0X16插槽。
[0033]所述PCIE总线扩展芯片的型号为PEX8748；所述BMC管理芯片的型号为AST2400；所述FLASH存储芯片的型号为25Q128JVSQ；所本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于申威3231处理器的双路服务器主板，其特征在于，包括2颗申威3231处理器芯片、32个DDR4内存插槽、主板时序控制芯片、PCIE总线扩展芯片、BMC管理芯片、千兆以太网芯片、SATA3.0芯片、USB3.0芯片、2个PCIE4.0X8插槽和2个PCIE4.0X16插槽；其中：2颗申威3231处理器芯片包括有A处理器芯片和B处理器芯片，其中A处理器芯片作为主处理器，B处理器芯片作为协处理器，主、协处理器之间通过3路直连接口进行数据交换；A处理器芯片和B处理器芯片分别连接16个DDR4内存插槽，共计32个DDR4内存插槽；A处理器芯片和B处理器芯片分别有8路DDR4控制器，每路DDR4控制器连接2个内存插槽；A处理器芯片一组16X的PCIE4.0接口连接PCIE总线扩展芯片，通过A处理器芯片可扩展出另外32X的PCIE4.0接口；其中2组8X连接到扩展插槽，1组4X连接到千兆以太网转换芯片，2组4X连接到USB3.0转换芯片，1组4X连接到BMC管理芯片；主板时序控制芯片通过SPI、LPC和UART低速接口分别与主、协处理器连接，用于控制两个处理器的上电时序；通过GPIO接口与机箱指示灯和按键连接；通过UART串口，经RS232转换芯片，转换成一个DB9串口输出；通过两路SPI接口，分别与两个FLASH芯片连接，用于读取存储在FLASH芯片中的各类固件程序；BMC管理芯片通过IIC总线与主处理器相连，用于CPU物理健康状态监控及参数的传递；通过一组4X的PCIE4.0总线与PCIE总线扩展芯片相连，用于与主、从处理器的数据传送；通过BM...

【专利技术属性】
技术研发人员：姚鸿，
申请(专利权)人：中航鸿电北京信息科技有限公司，
类型：新型
国别省市：