非易失性半导体存储器及其制造方法技术

公开了一种非易失性半导体存储器及其制造方法，其中，至少在被形成在绝缘衬底上的存储晶体管的上方或下方，提供屏蔽层，该屏蔽层的面积大于该存储晶体管的半导体层的面积，并且该屏蔽层具有电磁波屏蔽作用或光屏蔽作用，或者具有电磁波屏蔽和光屏蔽两种作用，并且借助该屏蔽层，防止了电磁波或光进入半导体层。或者，使存储晶体管的栅和电荷积聚层的至少之一的区域面积大于半导体层，以防止电磁波或光通过该栅或电荷积聚层进入半导体层。

【技术实现步骤摘要】

本专利技术涉及具有电荷积聚层(charge accumulation layer)的非易失性半导体存储器，以及用于该非易失性半导体存储器的制造方法。
技术介绍
近来，随着技术发展，以具有浮栅(floating gate)结构的闪存为中心，已经研究和开发了具有各种结构和构造的非易失性半导体存储器。例如，考虑到降低制造成本，已经提出了一种具有浮栅结构的非易失性存储器，该浮栅结构是利用薄膜晶体管、在由玻璃或塑料制成的绝缘衬底上形成的(例如，参考日本专利未审公开No.87545/1999)。在日本专利未审公开No.87545/1999中，公开了一种这样构造的非易失性存储器，使得基底绝缘层(base insulating layer)被形成在绝缘衬底上，并且在该基底绝缘层上，半导体层、绝缘层、浮栅(电荷积聚层)、绝缘层和控制栅按这个顺序成层。这样构造的非易失性存储器提供有电荷积聚层，该电荷积聚层具有在控制栅和半导体层中的沟道形成区之间保持电荷的功能，从而通过向控制栅和半导体层施加适当的电压，使载流子从半导体层注入电荷积聚层中，或者使载流子从电荷积聚层释放到半导体层。当电荷在电荷积聚层中积聚时，晶体管的阈值电压发生改变，以及因此，数据存储变得可能。例如，通过在电荷积聚层中积聚电荷，来擦除数据，以及通过释放电荷积聚层中的积聚电荷，来写数据。然而，上述现有技术具有以下问题。首先，取决于半导体层和电荷积聚层之间的绝缘层的特性，当通过向控制栅和半导体层施加电压，来使载流子注入到电荷积聚层中时，注入的载流子被绝缘层捕获，或者由于注入载流子的影响，而造成绝缘层的性质改变，这导致了晶体管的阈值电压的改变。如果晶体管的阈值电压这样改变，则擦除状态和写状态下的阈值电压被改变了，使得读余量(reading margin)降低了，并且写状态和擦除状态之间的区别变得困难。其次，在广义上讲，电磁波或光的照射增大了漏电流，导致了难以区别写状态和擦除状态。
技术实现思路
本专利技术的目的是提供非易失性半导体存储器，以及用于该非易失性半导体存储器的制造方法，其中，即使当载流子被控制栅和半导体层之间的绝缘层捕获，或者绝缘性质发生改变，晶体管的读的阈值电压的变化也小，以及即使当受到电磁波或光的照射，在广义上讲，漏电流也不增大，并且能够稳定地区别写状态和擦除状态。关于本专利技术的非易失性半导体存储器包括绝缘衬底；存储晶体管，该存储晶体管被形成在绝缘衬底上，并且包括半导体层，该半导体层具有源区(source region)、漏区(drain region)和在所述源区和所述漏区之间形成的沟道区，电荷积聚层，该电荷积聚层经由第一绝缘层电连接到沟道区，以及第一栅(gate)，该第一栅经由第二绝缘层电连接到电荷积聚层；以及屏蔽层，该屏蔽层被形成在存储晶体管的上侧或下侧的至少之一上，并且该屏蔽层具有电磁波屏蔽作用或光屏蔽作用，或者具有电磁波屏蔽和光屏蔽作用。屏蔽层可以被形成为，具有大于半导体层的面积，以便覆盖在半导体层的直接下方或直接上方的部分。此外，也有可能，在该存储晶体管中，电荷积聚层经由第一绝缘层，被形成在沟道区上，并且第一栅经由第二绝缘层被形成在电荷积聚层上，以及此外，也有可能提供第二栅，该第二栅被形成在沟道区之下，并且经由第三绝缘层电连接到该沟道区。或者，也有可能，在该存储晶体管中，电荷积聚层经由第二绝缘层，被形成在第一栅上，并且沟道区经由第一绝缘层被形成在电荷积聚层上，以及也有可能提供第二栅，该第二栅被形成在沟道区之上，并且经由第三绝缘层电连接到该沟道区。关于本专利技术的另一种非易失性半导体存储器包括绝缘衬底；以及存储晶体管，该存储晶体管被形成在绝缘衬底上，并且包括半导体层，该半导体层具有源区、漏区和在该源区和该漏区之间形成的沟道区，电荷积聚层，该电荷积聚层经由第一绝缘层电连接到沟道区，以及第一栅，该第一栅经由第二绝缘层电连接到电荷积聚层。该电荷积聚层和该第一栅的至少之一被形成为具有大于半导体层的面积，以便覆盖在该半导体层的直接上方或直接下方的部分。在该存储晶体管中，例如电荷积聚层经由第一绝缘层，被形成在沟道区上，并且具有大于半导体层的面积的第一栅，经由第二绝缘层被形成在电荷积聚层上。也有可能，电荷积聚层被形成为，具有大于半导体层的面积，以便覆盖在该半导体层的直接上方或直接下方的部分。也有可能，该存储晶体管具有第二栅，该第二栅被形成在沟道区之下，并且经由第三绝缘层电连接到该沟道区。或者，在该存储晶体管中，例如电荷积聚层经由第二绝缘层，被形成在具有大于半导体层的面积的第一栅上，并且沟道区经由第一绝缘层被形成在电荷积聚层上。也有可能，电荷积聚层被形成为，具有大于半导体层的面积，以便覆盖在该半导体层的直接上方或直接下方的部分。该存储晶体管可以进一步提供有第二栅，该第二栅被形成在沟道区之上，并且经由第三绝缘层电连接到该沟道区。关于本专利技术的另一种非易失性半导体存储器包括绝缘衬底；以及存储晶体管，该存储晶体管被形成在绝缘衬底上，并且包括半导体层，该半导体层具有源区、漏区和在该源区和该漏区之间形成的沟道区，电荷积聚层，该电荷积聚层经由第一绝缘层电连接到沟道区，第一栅，该第一栅经由第二绝缘层电连接到电荷积聚层，以及第二栅，该第二栅经由第三绝缘层电连接到沟道区，并且该第二栅被形成为具有大于半导体层的面积，以便覆盖在该半导体层的直接上方或直接下方的部分。在该存储晶体管中，也有可能，沟道区经由第三绝缘层被形成在第二栅上，电荷积聚层经由第一绝缘层被形成在沟道区上，以及第一栅经由第二绝缘层被形成在电荷积聚层上。或者，在该存储晶体管中，也有可能，电荷积聚层经由第二绝缘层被形成在第一栅上，沟道区经由第一绝缘层被形成电荷积聚层上，以及第二栅经由第三绝缘层被形成在沟道区上。此外，在上述非易失性半导体存储器中，绝缘衬底是由例如玻璃或塑料形成的。关于本专利技术的非易失性半导体存储器的一种制造方法包括以下步骤在绝缘衬底上形成第一屏蔽层，该第一屏蔽层具有电磁波屏蔽作用或光屏蔽作用，或者具有电磁波屏蔽和光屏蔽作用；在该屏蔽层上形成面积小于该屏蔽层的半导体层之后，通过向该半导体层掺杂杂质，来形成源区和漏区，并且把该源区和该漏区之间的区域形成为沟道区；经由第一绝缘层，在该沟道区上形成电荷积聚层；以及经由第二绝缘层，在该电荷积聚层上形成第一栅。非易失性半导体存储器的该制造方法可以进一步具有以下步骤在形成第一栅之后，在该第一栅之上形成第二屏蔽层，该第二屏蔽层具有电磁波屏蔽作用或光屏蔽作用，或者具有电磁波屏蔽和光屏蔽作用，并且该第二屏蔽层的面积大于半导体层，以便覆盖在该半导体层的直接上方的部分。关于本专利技术的非易失性半导体存储器的另一种制造方法包括以下步骤在绝缘衬底上形成半导体层，然后通过向该半导体层掺杂杂质，来形成源区和漏区，并在该源区和该漏区之间形成沟道区；经由第一绝缘层，在该沟道区上形成电荷积聚层；经由第二绝缘层，在该电荷积聚层上形成第一栅；以及在该第一栅之上形成屏蔽层，该屏蔽层具有电磁波屏蔽作用或光屏蔽作用，或者具有电磁波屏蔽和光屏蔽作用，并且该屏蔽层的面积大于半导体层，以便覆盖在该半导体层的直接上方的部分。也有可能，该方法进一步具有以下步骤在第一屏蔽层和半导体层之间形成第二栅，该第二栅经由第三绝缘层本文档来自技高网...

【技术保护点】
一种非易失性半导体存储器，包括：绝缘衬底；存储晶体管，所述存储晶体管被形成在所述绝缘衬底上，并且包括：半导体层，所述半导体层具有源区、漏区和在所述源区和所述漏区之间形成的沟道区，电荷积聚层，所述电荷积聚层经由第一绝缘层电连接到所述沟道区，以及第一栅，所述第一栅经由第二绝缘层电连接到所述电荷积聚层；以及屏蔽层，所述屏蔽层被形成在所述存储晶体管的上侧或下侧的至少之一上，并且所述屏蔽层具有电磁波屏蔽作用或光屏蔽作用，或者具有电磁波屏蔽和光屏蔽作用。

【技术特征摘要】
JP 2004-2-4 2004-0286411.一种非易失性半导体存储器，包括绝缘衬底；存储晶体管，所述存储晶体管被形成在所述绝缘衬底上，并且包括半导体层，所述半导体层具有源区、漏区和在所述源区和所述漏区之间形成的沟道区，电荷积聚层，所述电荷积聚层经由第一绝缘层电连接到所述沟道区，以及第一栅，所述第一栅经由第二绝缘层电连接到所述电荷积聚层；以及屏蔽层，所述屏蔽层被形成在所述存储晶体管的上侧或下侧的至少之一上，并且所述屏蔽层具有电磁波屏蔽作用或光屏蔽作用，或者具有电磁波屏蔽和光屏蔽作用。2.根据权利要求1所述的非易失性半导体存储器，其中所述屏蔽层被形成为具有大于所述半导体层的面积，以便覆盖在所述半导体层的直接下方或直接上方的部分。3.根据权利要求1所述的非易失性半导体存储器，其中在所述存储晶体管中，所述电荷积聚层经由所述第一绝缘层，被形成在所述沟道区上，并且所述第一栅经由所述第二绝缘层被形成在所述电荷积聚层上。4.根据权利要求3所述的非易失性半导体存储器，其中所述存储晶体管进一步具有第二栅，所述第二栅被形成在所述沟道区之下，并且经由第三绝缘层电连接到所述沟道区。5.根据权利要求1所述的非易失性半导体存储器，其中在所述存储晶体管中，所述电荷积聚层经由所述第二绝缘层，被形成在所述第一栅上，并且所述沟道区经由所述第一绝缘层被形成在所述电荷积聚层上。6.根据权利要求5所述的非易失性半导体存储器，其中所述存储晶体管进一步包括第二栅，所述第二栅被形成在所述沟道区之上，并且经由第三绝缘层电连接到所述沟道区。7.一种非易失性半导体存储器，包括绝缘衬底；以及存储晶体管，所述存储晶体管被形成在所述绝缘衬底上，并且包括半导体层，所述半导体层具有源区、漏区和在所述源区和所述漏区之间形成的沟道区，电荷积聚层，所述电荷积聚层经由第一绝缘层电连接到所述沟道区，以及第一栅，所述第一栅经由第二绝缘层电连接到所述电荷积聚层，其中，所述电荷积聚层和所述第一栅的至少之一被形成为具有大于所述半导体层的面积，以便覆盖在所述半导体层的直接下方或直接上方的部分。8.根据权利要求7所述的非易失性半导体存储器，其中在所述存储晶体管中，所述电荷积聚层经由所述第一绝缘层，被形成在所述沟道区上，并且具有大于所述半导体层的面积的所述第一栅，经由所述第二绝缘层被形成在所述电荷积聚层上。9.根据权利要求8所述的非易失性半导体存储器，其中所述电荷积聚层的面积大于所述半导体层的面积。10.根据权利要求8或9所述的非易失性半导体存储器，其中所述存储晶体管进一步包括第二栅，所述第二栅被形成在所述沟道区之下，并且经由第三绝缘层电连接到所述沟道区。11.根据权利要求7所述的非易失性半导体存储器，其中在所述存储晶体管中，所述电荷积聚层经由所述第二绝缘层，被形成在具有大于所述半导体层的面积的所述第一栅上，并且所述沟道区经由所述第一绝缘层被形成在所述电荷积聚层上。12.根据权利要求11所述的非易失性半导体存储器，其中所述电荷积聚层的面积大于所述半导体层的面积。13.根据权利要求11或12所述的非易失性半导体存储器，其中所述存储晶体管进一步具有第二栅，所述第二栅被形成在所述沟道区之上，并且经由第三绝缘层电连接到所述沟道区。14.一种非易失性半导体存储器，包括绝缘衬底；以及存储晶体管，所述存储晶体管被形成在所述绝缘衬底上，并且包括半导体层，所述半导体层具有源区、漏区和在所述源区和所述漏区之间形成的沟道区，电荷积聚层，所述电荷积聚层经由第一绝缘层电连接到所述沟道区，第一栅，所述第一栅经由第二绝缘层电连接到所述电荷积聚层，以及第二栅，所述第二栅经由第三绝缘层电连接到所述沟道区，并且所述第二栅被形成为具有大于所述半导体层的面积，以便覆盖在所述半导体层的直接上方或直接下方的部分。15.根据权利要求14所述的非易失性半导体存储器，其中在所述存储晶体管中，所述沟道区经由所述第三绝缘层被形成在所述第二栅上，所述电荷积聚层经由所述第一绝缘层被形成在所述沟道区上，以及所述第一栅经由所述第二绝缘层被形成在所述电荷积聚层上。16.根据权利要求14所述的非易失性半导体存储器，其中在所述存储晶体管中，所述电荷积聚层经由所述第二绝缘层被形成在所述第一栅上，所述沟道区经由所述第一绝缘层被形成所述电荷积聚层上，以及所述第二栅经由所述第三绝缘层被形成在所述沟道区上。17.根据权利要求1、7和14的任何之一所述的非易失性半导体存储器，其中所述绝缘衬底是由玻璃或塑料形成的。18.一种非易失性半导体存储器制造方法，包括以下步骤在绝缘衬底上形成第一屏蔽层，所述第一屏蔽层具有电磁波屏蔽作用或光屏蔽作用，或者具有电磁波屏蔽和光屏蔽作用；在所述屏蔽层上形成面积小于所述屏蔽层的半导体层之后，通过向所述半导体层掺杂杂质，来...

【专利技术属性】
技术研发人员：是成贵弘，世良贤二，加纳博司，
申请(专利权)人：日本电气株式会社，
类型：发明
国别省市：JP[日本]