具有电介质帽盖层和蚀刻停止层堆叠的互连结构制造技术

本公开涉及具有电介质帽盖层和蚀刻停止层堆叠的互连结构。一种形成半导体器件的方法包括：在设置在衬底之上的第一电介质层中形成第一导电特征；在第一导电特征的远离衬底的上表面之上形成金属帽盖层；在第一电介质层的上表面之上并且与金属帽盖层横向相邻地选择性地形成电介质帽盖层，其中，金属帽盖层被电介质帽盖层暴露；以及在金属帽盖层和电介质帽盖层之上形成蚀刻停止层堆叠，其中，蚀刻停止层堆叠包括多个蚀刻停止层。堆叠包括多个蚀刻停止层。堆叠包括多个蚀刻停止层。

【技术实现步骤摘要】
具有电介质帽盖层和蚀刻停止层堆叠的互连结构


[0001]本公开涉及具有电介质帽盖层和蚀刻停止层堆叠的互连结构。

技术介绍

[0002]高密度集成电路，例如超大规模集成(VLSI)电路，通常形成有多个金属互连以用作三维布线结构。多个互连的目的是将密集封装的器件正确链接在一起。随着集成度的提高，金属互连之间的寄生电容效应(其导致RC延迟和串扰)会相应增加。为了减小金属互连之间的寄生电容并提高传导速度，通常使用低k电介质材料来形成层间电介质(ILD)层和金属间电介质(IMD)层。
[0003]金属线和过孔形成在IMD层中。形成工艺可以包括在第一导电特征之上形成蚀刻停止层，以及在蚀刻停止层之上形成低k电介质层。低k电介质层和蚀刻停止层被图案化以形成沟槽和过孔开口。然后用导电材料来填充沟槽和过孔开口，然后进行平坦化工艺以去除多余的导电材料，从而形成金属线和过孔。

技术实现思路

[0004]根据本公开的一个方面，提供了一种形成半导体器件的方法，所述方法包括：在设置在衬底之上的第一电介质层中形成第一导电特征；在所述第一导电特征的远离所本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种形成半导体器件的方法，所述方法包括：在设置在衬底之上的第一电介质层中形成第一导电特征；在所述第一导电特征的远离所述衬底的上表面之上形成金属帽盖层；在所述第一电介质层的上表面之上并且与所述金属帽盖层横向相邻地选择性地形成电介质帽盖层，其中，所述金属帽盖层被所述电介质帽盖层暴露；以及在所述金属帽盖层和所述电介质帽盖层之上形成蚀刻停止层堆叠，其中，所述蚀刻停止层堆叠包括多个蚀刻停止层。2.根据权利要求1所述的方法，还包括：在所述蚀刻停止层堆叠之上形成第二电介质层；以及在所述第二电介质层中形成第二导电特征，其中，所述第二导电特征延伸穿过所述蚀刻停止层堆叠并电耦合到所述金属帽盖层。3.根据权利要求1所述的方法，其中，形成所述金属帽盖层包括：将导电材料选择性地形成在所述第一导电特征的上表面之上。4.根据权利要求1所述的方法，其中，所述电介质帽盖层由含氮化物的电介质材料形成。5.根据权利要求4所述的方法，其中，所述含氮化物的电介质材料是氮化硅、氮氧化硅或碳氮化硅。6.根据权利要求4所述的方法，其中，所述电介质帽盖层的厚度在10埃至50埃之间。7.根据权利要求4所述的方法，其中，选择性地形成所述电介质帽盖层包括：使用等离子体增强化学气相沉积(PECVD)工艺在所述第一电介质层的上表面之上选择性地沉积所述含氮化物的电介质材料。8.根据权利要求7所述的方法，其中，所述PECVD工艺是使用包括N2、NH3、NO或N2O的前体来执行的。9.一种...

【专利技术属性】
技术研发人员：王超群，王仁宏，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：