p沟道电荷捕捉存储元件及其编程与擦除方法技术

本发明专利技术是关于一种ｐ通道电荷捕捉记忆元件的编程与擦除方法，其中记忆元件包括一ｎ型基底与形成于其上的数个记忆单元，每一记忆单元对应一字线、一第一位线与一第二位线，且记忆单元包含用来各储存一个位信息的第一位部位与第二位部位。这种方法包括藉由供应一第一负偏压至一被选记忆单元的字线与供应一接地偏压至第一与第二位线来重设被选记忆单元，以及藉由供应一第一正偏压至被选记忆单元的字线、供应一第二负偏压至被选记忆单元的第一位线及供应一接地偏压至被选记忆单元的第二位线来编程被选记忆单元的第一位部位。

【技术实现步骤摘要】

本专利技术涉及一种记忆元件，且特别是涉及一种利用能带间穿隧(band-to-band tunneling，BTBT)诱导电子注入的新快闪记忆元件的。
技术介绍
目前已广泛地使用记忆元件来作信息的非挥发性储存。举例来说，这种记忆元件包括只读存储器(ROM)(存储器即为记忆体，以下皆称为存储器)、可编程只读存储器(PROM)、可擦除可编程只读存储器(EPROM)、可电除可编程只读存储器(EEPROM)以及快闪EEPROM。而一种快闪存储器通常是指一种快闪EEPROM，其可一次擦除数据(数据即为资料，以下皆称为数据)区块(blocks of data)代替一位组。快闪记忆元件通常包括排列成行与列的一记忆单元矩阵(矩阵即为阵列，以下皆称为矩阵)。每个记忆单元(单元即为胞，以下皆称为单元)包括一个MOS晶体管(晶体管即为电晶体，以下皆称为晶体管)结构，其具有闸极、汲极、源极与定义于汲极及源极间的一通道。闸极对应于一字线(字线即为字元线，以下皆称为字线)，且汲极或源极对应于记忆矩阵的一位线(位线即为位元线，以下皆称为位线)。传统快闪记忆单元的闸极通常是一双重闸极(dual-gate)结构，包含一控制闸极与一浮置闸极，其中浮置闸极是夹在两介电层间，以捕捉载子如电子，去“编程”单元。换言之，在一个传统的单元中，一第一介电层是形成于通道上、而浮置闸极是形成于第一介电层上、一第二介电层形成于浮置闸极上，以及一控制闸极最后形成于第二介电层上。在编程期间，一组编程偏压被供应至被选字线与位线。在编程状态中，对应于被选字线与位线的一或多个记忆单元被施加偏压。对于单一记忆单元而言，供应至其源极与汲极的不同偏压产生一个沿着其通道的电场，藉由这样使电子获得足够的能量以便经由第一介电层穿隧至浮置闸极并于此变成被储存。由于在浮置闸极中被储存的电子，记忆单元的启始电压会被更改。而启始电压的变化将决定记忆单元是否被编程。为了读取一记忆单元，供应读取偏压以及一感测元件读取通过记忆单元的电流。如果一记忆单元被编程，或是具有电子被储存于其浮置闸极的话，其电流程度(current level)将会不同于未被编程的记忆单元。因此，根据被测得的电流程度，感测元件能够决定每一记忆单元的状态。为了擦除储存于一快闪记忆单元中的信息，向那里供应擦除偏压，以便迫使电子藉由已知的FN(Fowler-Nordheim)穿隧机制穿隧出浮置闸极。不过，关于传统快闪存储器仍存在一些问题，譬如高耗能与编程及读取干扰(disturbance)。高耗能是因为在编程与擦除操作时需要高编程与擦除电压诱使电子穿隧。而编程及读取干扰则与发生在非被选邻近记忆单元的漏电流有关。干扰发生于当记忆矩阵中的被选记忆单元被读取或是编程时，共享相同字线或位线的其余非被选记忆单元会因为被选记忆单元的电子穿隧而遭受漏电流，且储存在非被选记忆单元的浮置闸极中的电子损失将导致状态由“被编程”到“被擦除”的改变。读取干扰将进一步在图1中作解释，其显示一快闪记忆矩阵包括有传统的浮置闸极记忆单元。请参阅图1所示，一快闪记忆矩阵100包含数条字线WL1、WL2、…WL6与数条位线BL1、BL2、…BL5。字线与位线的每一交叉处定义一记忆单元。每个记忆单元还包括一浮置闸极(未标号)。如图示，对应至字线WL3以及位线BL2与BL3的一记忆单元A藉由加偏压至对应的字线及位线而被选择。举例来说，单元A是藉由加3V偏压至字线WL3、加0.3V偏压至位线BL2与加1.5V偏压至位线BL 3。字线WL1、WL2、WL4、WL5、WL6被接地(0V)，而位线BL1、BL4、BL5则未加偏压或是浮置的(F)。在这种加偏压状态下，储存于单元A中的信息可被读取。同时，与单元A共享相同字线或位线的记忆单元也处于某种偏压下。举例来说，单元B与单元A共享字线WL3与位线BL2。因此，假定位线BL2对应于单元B的汲极，而在单元B的闸极与汲极间会存有电场，这将会在单元B中引起漏电流。穿过单元B的漏电流是根据其启始电压，而启始电压轮到依据浮置闸极中的电子密度。换言之，较低的启始电压将导致较高的漏电流。同样地，由于分别在位线BL2与位线BL3的偏压，单元C与D也会遭受漏电流。穿过附近单元如单元B、C与D的漏电流将流经位线BL2与位线BL3，并可能产生单元A的感测失误。由此可见，上述现有的记忆元件的编程与擦除方法在方法与使用上，显然仍存在有不便与缺陷，而亟待加以进一步改进。为了解决记忆元件的编程与擦除方法存在的问题，相关厂商莫不费尽心思来谋求解决之道，但长久以来一直未见适用的设计被发展完成，而一般产品又没有适切的结构能够解决上述问题，此显然是相关业者急欲解决的问题。有鉴于上述现有的记忆元件的编程与擦除方法存在的缺陷，本专利技术人基于从事此类产品设计制造多年丰富的实务经验及专业知识，并配合学理的运用，积极加以研究创新，以期创设一种新的，能够改进一般现有的记忆元件的编程与擦除方法，使其更具有实用性。经过不断的研究、设计，并经反复试作样品及改进后，终于创设出确具实用价值的本专利技术。
技术实现思路
本专利技术的目的在于，克服现有的记忆元件的编程与擦除方法存在的缺陷，而提供一种新的，所要解决的技术问题是使其在记忆元件读取或编程期间对邻近记忆元件的干扰将被大大降低，从而更加适于实用。本专利技术的另一目的在于，提供一种新的，所要解决的技术问题是使其可省去在捕捉层中产生载子的电浆照射(plasma radiation)，从而更加适于实用。本专利技术的再一目的在于，提供一种记忆元件，所要解决的技术问题是使其可降低记忆阵列中的干扰(disturbance)，从而更加适于实用。本专利技术的还一目的在于，提供一种记忆元件，所要解决的技术问题是使其以达到比藉由电洞注入编程或抹除之记忆元件高的效率及速率，从而更加适于实用。本专利技术的又一目的在于，提供一种记忆元件，所要解决的技术问题是使其可提供较佳的数据保持特性。本专利技术的目的及解决其技术问题是采用以下技术方案来实现的。依据本专利技术提出的一种操作记忆元件的方法，其中该记忆元件包括一n型基底与形成于其上的多数个记忆单元，每一记忆单元包含一控制闸极、一源极区、一汲极区、定义于该源极区与该汲极区间的一通道区、在该通道区上提供的一捕捉层、在该捕捉层与该通道区间提供的一第一绝缘层以及在该捕捉层与该控制闸极间提供的一第二绝缘层，其中该控制闸极对应于一字线、该源极区对应于一第一位线且该汲极区对应于一第二位线，以及其中每一记忆单元包含用来各储存一个位信息的一第一位部位与一第二位部位，其包括以下步骤重设一被选记忆单元，包括供应一第一负偏压至该被选记忆单元的该字线；以及供应一接地偏压至该第一位线与该第二位线；以及编程该被选记忆单元的该第一位部位，包括供应一第一正偏压至该被选记忆单元的该字线；供应一第二负偏压至该被选记忆单元的该第一位线；以及供应一接地偏压至该被选记忆单元的该第二位线。本专利技术的目的及解决其技术问题还可采用以下技术措施进一步实现。前述的操作记忆元件的方法，其更包括提供邻接对应的该第一位线的该记忆单元的该第一位部位作为该捕捉层的一部分，并提供邻接对应的该第二位线的一第二位部位作为该捕捉层的一部分。前述的操作记忆元件的方法，其更包括藉由第一与第二电子穿隧程序重设本文档来自技高网...

【技术保护点】
一种操作记忆元件的方法，其中该记忆元件包括一ｎ型基底与形成于其上的多数个记忆单元，每一记忆单元包含一控制闸极、一源极区、一汲极区、定义于该源极区与该汲极区间的一通道区、在该通道区上提供的一捕捉层、在该捕捉层与该通道区间提供的一第一绝缘层以及在该捕捉层与该控制闸极间提供的一第二绝缘层，其中该控制闸极对应于一字线、该源极区对应于一第一位线且该汲极区对应于一第二位线，以及其中每一记忆单元包含用来各储存一个位信息的一第一位部位与一第二位部位，其特征在于其包括以下步骤：重设一被 选记忆单元，包括：供应一第一负偏压至该被选记忆单元的该字线；以及供应一接地偏压至该第一位线与该第二位线；以及编程该被选记忆单元的该第一位部位，包括：供应一第一正偏压至该被选记忆单元的该字线；供应一第二 负偏压至该被选记忆单元的该第一位线；以及供应一接地偏压至该被选记忆单元的该第二位线。

【技术特征摘要】
US 2004-6-2 10/857,8661.一种操作记忆元件的方法，其中该记忆元件包括一n型基底与形成于其上的多数个记忆单元，每一记忆单元包含一控制闸极、一源极区、一汲极区、定义于该源极区与该汲极区间的一通道区、在该通道区上提供的一捕捉层、在该捕捉层与该通道区间提供的一第一绝缘层以及在该捕捉层与该控制闸极间提供的一第二绝缘层，其中该控制闸极对应于一字线、该源极区对应于一第一位线且该汲极区对应于一第二位线，以及其中每一记忆单元包含用来各储存一个位信息的一第一位部位与一第二位部位，其特征在于其包括以下步骤重设一被选记忆单元，包括供应一第一负偏压至该被选记忆单元的该字线；以及供应一接地偏压至该第一位线与该第二位线；以及编程该被选记忆单元的该第一位部位，包括供应一第一正偏压至该被选记忆单元的该字线；供应一第二负偏压至该被选记忆单元的该第一位线；以及供应一接地偏压至该被选记忆单元的该第二位线。2.根据权利要求1所述的操作记忆元件的方法，其特征在于其更包括提供邻接对应的该第一位线的该记忆单元的该第一位部位作为该捕捉层的一部分，并提供邻接对应的该第二位线的一第二位部位作为该捕捉层的一部分。3.根据权利要求1所述的操作记忆元件的方法，其特征在于其更包括藉由第一与第二电子穿隧程序重设该被选记忆单元，其中在该第一穿隧程序中，电子从该被选记忆单元的该控制闸极经由该被选记忆单元的该第二绝缘层穿隧到该被选记忆单元的该捕捉层内，以及在该第二穿隧程序中，电子从该被选记忆单元的该捕捉层经由该被选记忆单元的该第一绝缘层穿隧出来再到该被选记忆单元的该通道区内。4.根据权利要求3所述的操作记忆元件的方法，其特征在于其更包括当该被选记忆单元被重设时，达到在该第一与该第二电子穿隧程序间的一动态平衡。5.根据权利要求4所述的操作记忆元件的方法，其特征在于其更包括擦除该被选记忆单元，包括供应一第三负偏压至该被选记忆单元的该字线，其中该第二负偏压具有一预先决定的高值；以及供应一接地偏压至该被选记忆单元的该第一位线与该第二位线。6.根据权利要求5所述的操作记忆元件的方法，其特征在于其更包括供应等于该第一负偏压的该第三负偏压。7.根据权利要求6所述的操作记忆元件的方法，其特征在于其更包括当该被选记忆单元被擦除时，达到在该第一与该第二电子穿隧程序间的该动态平衡。8.根据权利要求1所述的操作记忆元件的方法，其特征在于其中编程该被选记忆单元的该第一位导致电子的穿隧至邻接该被选记忆单元的该第一位线的该捕捉层的一部分中。9.根据权利要求1所述的操作记忆元件的方法，其特征在于其更包括编程该被选记忆单元的该第二位，包括供应一第二正偏压至该被选记忆单元的该字线；供应一第三负偏压至该被选记忆单元的该第二位线；以及供应该接地偏压至该被选记忆单元的该第一位线。10.根据权利要求1所述的操作记忆元件的方法，其特征在于其更包括读取该被选记忆单元的该第一位部位，包括供应一第二正偏压至该被选记忆单元的该字线；供应一接地偏压至该被选记忆单元的该第一位线；以及供应一第三负偏压至该被选记忆单元的该第二位线。11.根据权利要求10所述的操作记忆元件的方法，其特征在于其更包括供应该第二正偏压，其是在该被选记忆单元的该第一位部位或该第二位部位被编程之前小于该记忆单元的被编程的该第一位部位的一启始电压且大于该被选记忆单元的一启始电压。12.一种记忆元件的操作方法，其中该记忆元件包括一半导体基底、形成于该基底中的多数个不连续位线，每一不连续位线包含互相间隔开的多数个扩散区，以及形成于该基底上的多数个字线，其中该些字线与该些不连续位线定义多数个记忆单元，每一记忆单元对应于一个字线与该些不连续位线的该些扩散区中的两个连贯的扩散区，且其中每一不连续位线具有一第一端与一第二端，其特征在于其包括以下步骤选择一个记忆单元，包括供应一开启电压至所有该些字线，除了一被选记忆单元的该字线；以及供应一接地偏压至所有该些不连续位线的该第一端与该第二端，除了该被选记忆单元的该不连续位线；以及操作该被选记忆单元。13.根据权利要求12所述的记忆元件的操作方法，其特征在于其更包括提供具有一n型传导性的该半导体基底；提供具有一p型传导性的该些扩散区；以及供应如一负电压的该开启电压。14.根据权利要求12所述的记忆元件的操作方法，其中操作该被选记忆单元包括重设该被选记忆单元，其特征在于其包括供应一第一负偏压至该被选记忆单元的该字线；以及供应该接地偏压至该被选记忆单元的该不连续位线的该第一端与该第二端。15.根据权利要求14所述的记忆元件的操作方法，其特征在于其更包括提供每一记忆单元的该字线作为一层控制闸极，以及提供每一记忆单元包含一n型基底、定义于对应的该两个连贯的扩散区之间的一通道区、在该通道区上提供的一捕捉层、在该捕捉层与该通道区间提供的一第一绝缘层以及在该捕捉层与该控制闸极间提供的一第二绝缘层。16.根据权利要求15所述的记忆元件的操作方法，其特征在于其更包括藉由第一与第二电子穿隧程序重设该被选记忆单元，其中在该第一穿隧程序中，电子从该被选记忆单元的该控制闸极经由该被选记忆单元的该第二绝缘层穿隧到该被选记忆单元的该捕捉层内，以及在该第二穿隧程序中，电子从该被选记忆单元的该捕捉层经由该被选记忆单元的该第一绝缘层穿隧出来再到该被选记忆单元的该通道区内。17.根据...

【专利技术属性】
技术研发人员：吕函庭，
申请(专利权)人：旺宏电子股份有限公司，
类型：发明
国别省市：71[中国|台湾]