当前位置: 首页 > 专利查询>深圳大学专利>正文

基于施密特触发器的超低功耗弱物理不可克隆函数电路制造技术

技术编号:31982810 阅读:18 留言:0更新日期:2022-01-20 01:57
本发明专利技术公开了基于施密特触发器的超低功耗弱物理不可克隆函数电路,包括线译码器、基本单元阵列、信号读取电路及电源,基本单元阵列用于产生二进制的输出信号,基本单元阵列由多个基本单元行组成,每一基本单元行包含多个基本单元,基本单元由多个施密特触发器串联组成,电源与每一基本单元的电源输入端相连;线译码器分别与每一基本单元行中基本单元的控制信号端相连接,信号读取电路分别与每一基本单元行中基本单元的输出端相连接。上述的弱物理不可克隆函数电路,首次采用施密特触发器构造得到,利用施密特触发器具有回滞现象、漏电电流较小的特点,可减少电路工作时的静态功耗,从而实现低电压运行,大幅降低了电路功耗。大幅降低了电路功耗。大幅降低了电路功耗。

【技术实现步骤摘要】
基于施密特触发器的超低功耗弱物理不可克隆函数电路


[0001]本专利技术涉及集成电路
,尤其涉及一种基于施密特触发器的超低功耗弱物理不可克隆函数电路。

技术介绍

[0002]随着物联网(Internet of Things,IoT)技术的飞速发展,人们的身份信息越来越网络化,各种携带个人私密信息的智能产品如智能手机、智能卡、智能软件等飞速发展并广泛应用到人们的生活当中,人们也因此每天都要处理大量的网络信息。虽然因为物联网的飞速发展,各种所需信息的提取越来越快捷,人们的生活越来越便利,但是物联网每年不断出现的信息安全问题也引起了广泛的关注。
[0003]在物联网信息安全性大大降低的环境下,安全密钥的生成和存储对于实体身份验证,安全通信以及充当互联网计算机系统的信任根至关重要。由于环境条件的变化和攻击者的物理访问,安全密钥的安全性和稳定性面临着更大的挑战。因此,安全密钥的生成和存储应具有以下三个属性:首先,密钥需在电压和温度变化的情况下做到非易失存储;其次,对于资源和电池寿命有限的物联网设备而言,低成本和低能耗至关重要;第三,密钥对物理篡改攻击有较好的鲁棒性和警觉性。非易失性存储器(Non

Volatile Memory,NVM)是用于安全密钥存储的常规解决方案。NVM包含一次性可编程只读存储器(Read

Only Memory,ROM),熔丝和可编程闪存(flash)。尽管NVM可以提供出色的可靠性和长期数据存储,但是它具有以下缺点:第一,大多数NVM需要额外的制造步骤,从而增加了制造成本;第二,传统的ROM,熔丝和闪存都容易受到物理篡改攻击;第三,攻击者可以利用软件漏洞来访问具有标准I/O接口的NVM中存储的密钥,从而获取密钥攻破安全系统。
[0004]物理不可克隆函数(Physically unclonable function,PUF)作为一种新型硬件安全语言,具有不可克隆和唯一性强等特点,是传统NVM较好的替代品,并且有望满足安全密钥存储的所有所需属性。首先,PUF利用工艺误差造成的不可预测的电路组成硬件之间的差别来生成和存储密钥,换句话说,PUF生成的安全密钥存储在设备特征中,而不是直接存储在数字数据中,这让入侵者更难通过篡改攻击直接读出存储的密钥。此外,PUF电路结构主要靠微小的元件差别实现,这些变化对物理篡改很敏感,这使得物理攻击很容易被察觉。其次,由于芯片制造过程中工艺变化的随机性和芯片的特性,每个芯片产生的密钥都是唯一的。因此,PUF不需要密钥编程,并且因为工艺误差的存在,完全克隆目标设备几乎是不可能的,这使得PUF真正“不可克隆”。第三,硅PUF成本低廉,并且易于与现代片上系统(System

on

Chip,SoC)集成,因为它们仅需要标准CMOS器件,并且可以轻松地跨过程节点进行移植。最后,经过一定的设计优化后,可以使PUF电路适用于从IoT设备到高性能(HP)SoC的系统。
[0005]然而现有的物理不可克隆函数电路需要较高的工作电压,对于集成电路中的元器件而言,工作电压越高则导致功耗增加、发热量增大,对设备的散热能力提出了更高的要求。因此现有技术方法中的物理不可克隆函数电路存在工作功耗较高的问题。

技术实现思路

[0006]本专利技术实施例提供了一种基于施密特触发器的超低功耗弱物理不可克隆函数电路,旨在解决现有技术方法中的物理不可克隆函数电路所存在的工作功耗较高的问题。
[0007]本专利技术实施例提供了基于施密特触发器的超低功耗弱物理不可克隆函数电路,其中,包括线译码器、基本单元阵列、信号读取电路及电源;
[0008]所述基本单元阵列用于产生二进制的输出信号,所述基本单元阵列由M个基本单元行组成,每一所述基本单元行包含N个基本单元,其中,M及N均为大于1的整数;
[0009]所述电源与每一所述基本单元的电源输入端相连;
[0010]所述线译码器分别与每一所述基本单元行中基本单元的控制信号端相连接,用于输入选通信号以从多个所述基本单元行中选择一个所述基本单元行的所有基本单元的输出信号作为初始输出信号;
[0011]所述信号读取电路分别与每一所述基本单元行中基本单元的输出端相连接,用于获取任一所述基本单元行的初始输出信号并进行电压转换得到最终输出信号进行输出;
[0012]每一所述基本单元均由多个施密特触发器串联组成。
[0013]所述的基于施密特触发器的超低功耗弱物理不可克隆函数电路,其中,每一所述基本单元均由四个施密特触发器串联组成,第一个所述施密特触发器的输入端与输出端相连接,第四个所述施密特触发器的输出端与选通模块的源极相连接,所述选通模块的栅极作为所述基本单元的控制信号端、其漏极作为所述基本单元的输出端。
[0014]所述的基于施密特触发器的超低功耗弱物理不可克隆函数电路,其中,所述选通模块为NMOS晶体管、PMOS晶体管或传输门模块。
[0015]所述的基于施密特触发器的超低功耗弱物理不可克隆函数电路,其中,所述施密特触发器包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管及第六晶体管;
[0016]所述第一晶体管的栅极、所述第二晶体管的栅极、所述第四晶体管的栅极及所述第五晶体管的栅极相连接后作为所述施密特触发器的输入端,所述第二晶体管的漏极、所述第三晶体管的栅极、所述第四晶体管的漏极及所述第六晶体管的栅极相连接后作为所述施密特触发器的输出端;
[0017]所述第一晶体管的漏极同时与所述第二晶体管的源极及所述第三晶体管的源极相连接,所述第五晶体管的漏极同时与所述第四晶体管的源极及所述第六晶体管的源极相连接,所述第一晶体管的源极及所述第六晶体管的漏极接地,所述第五晶体管的源极及所述第六晶体管的漏极作为电源输入端与所述电源相连接。
[0018]所述的基于施密特触发器的超低功耗弱物理不可克隆函数电路,其中,所述第一晶体管、所述第二晶体管及所述第三晶体管均为NMOS晶体管。
[0019]所述的基于施密特触发器的超低功耗弱物理不可克隆函数电路,其中,所述第四晶体管、所述第五晶体管及所述第六晶体管均为PMOS晶体管。
[0020]所述的基于施密特触发器的超低功耗弱物理不可克隆函数电路,其中,所述基本单元均采用互补型金属氧化物半导体工艺制作得到。
[0021]所述的基于施密特触发器的超低功耗弱物理不可克隆函数电路,其中,所述信号读取电路由N个相互独立的读取支路组合而成,每一所述读取支路用于读取一个所述基本
单元的输出信号,每一所述读取支路中均包括相互串联的四级晶体管组,其中每一级所述晶体管组均由相连接的两个类型及电压阈值均不同的晶体管组成。
[0022]所述的基于施密特触发器的超低功耗弱物理不可克隆函数电路,其中,每一所述读取支路的第一级所述晶体管组的供电电压与第二级所述晶体管组的供电电压相等,第三级所述晶体管组的供电电压大于第二级所述晶体管组,第四级所述晶体管组的供电电本文档来自技高网
...

【技术保护点】

【技术特征摘要】
1.一种基于施密特触发器的超低功耗弱物理不可克隆函数电路,其特征在于,包括线译码器、基本单元阵列、信号读取电路及电源;所述基本单元阵列用于产生二进制的输出信号,所述基本单元阵列由M个基本单元行组成,每一所述基本单元行包含N个基本单元,其中,M及N均为大于1的整数;所述电源与每一所述基本单元的电源输入端相连;所述线译码器分别与每一所述基本单元行中基本单元的控制信号端相连接,用于输入选通信号以从多个所述基本单元行中选择一个所述基本单元行的所有基本单元的输出信号作为初始输出信号;所述信号读取电路分别与每一所述基本单元行中基本单元的输出端相连接,用于获取任一所述基本单元行的初始输出信号并进行电压转换得到最终输出信号进行输出;每一所述基本单元均由多个施密特触发器串联组成。2.根据权利要求1所述的基于施密特触发器的超低功耗弱物理不可克隆函数电路,其特征在于,每一所述基本单元均由四个施密特触发器串联组成,第一个所述施密特触发器的输入端与输出端相连接,第四个所述施密特触发器的输出端与选通模块的源极相连接,所述选通模块的栅极作为所述基本单元的控制信号端、其漏极作为所述基本单元的输出端。3.根据权利要求2所述的基于施密特触发器的超低功耗弱物理不可克隆函数电路,其特征在于,所述选通模块为NMOS晶体管、PMOS晶体管或传输门模块。4.根据权利要求2所述的基于施密特触发器的超低功耗弱物理不可克隆函数电路,其特征在于,所述施密特触发器包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管及第六晶体管;所述第一晶体管的栅极、所述第二晶体管的栅极、所述第四晶体管的栅极及所述第五晶体管的栅极相连接后作为所述施密特触发器的输入端,所述第二晶体管的漏极、所述第三晶体管的栅极、所述第四晶体管的漏极及所述第六晶体管的栅极相连接后作为所述施密特触发器的输出端;所述第一晶体管的漏...

【专利技术属性】
技术研发人员:赵晓锦钟剑麟黄子臻谢纯伟
申请(专利权)人:深圳大学
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1