一种基于FPGA的读写双口RAM系统和方法技术方案

本发明专利技术公开了一种基于FPGA的读写双口RAM系统和方法，该系统包含主控制系统和若干个数据采集系统，其中，所述数据采集系统包含：数据采集通信模块，用于数据的采集；CPU模块，与所述数据采集通信模块连接，所述CPU模块用于接收存储并传送所述数据采集通信模块采集的数据信息；FPGA模块，其包含上模块和下模块，所述上模块通过上模块双口RAM与主控制系统或CPU模块进行信息交互，下模块通过下模块双口RAM与主控制系统或CPU模块进行信息交互，上模块双口RAM和下模块双口RAM建立在FPGA芯片上，CPU模块和主控制系统通过上模块双口RAM和下模块双口RAM实现数据信息的读写交互。其优点是：该系统通过以FPGA芯片为基础的双口RAM，实现了CPU模块和主控制系统高速可靠的数据传输。输。输。

【技术实现步骤摘要】
一种基于FPGA的读写双口RAM系统和方法


[0001]本专利技术涉及铁路交通信号的数字处理
，具体涉及一种基于FPGA的读写双口RAM系统和方法。

技术介绍

[0002]随着电子技术的飞速发展，大量的高速数据采集控制系统对现代铁路交通信号的通信功能和性能提出了更高要求。高速数据采集系统中，一般的数据传输系统在大数据量情况下会造成数据堵塞现象，而数据采集系统的质量会直接影响整个通信系统工作性能。数据采集系统高速、实时的发展趋势，对数据的传输和控制速度提出了较高要求，为了使控制系统与数据采集系统之间能够快速有效交换信息，充分利用系统资源，急需一种可实现轨道交通中的交通信号快速处理的系统和方法。

技术实现思路

[0003]本专利技术的目的在于提供一种基于FPGA的读写双口RAM系统和方法，该系统通过上模块和下模块的以FPGA芯片为基础的上模块双口RAM和下模块双口RAM，实现了CPU模块和主控制系统高速可靠的数据传输，且上述双口RAM以FPGA芯片为基础，根据所选取的FPGA的容量大小来划分双口RAM的容量，相较于现有的RAM本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于FPGA的读写双口RAM系统，其特征在于，包含主控制系统和若干个数据采集系统，其中，所述数据采集系统包含：数据采集通信模块，用于数据的采集；CPU模块，与所述数据采集通信模块连接，所述CPU模块用于接收存储并传送所述数据采集通信模块采集的数据信息；FPGA模块，其包含上模块和下模块，所述上模块通过上模块双口RAM与主控制系统或CPU模块进行信息交互，所述下模块通过下模块双口RAM与主控制系统或CPU模块进行信息交互，上模块双口RAM和下模块双口RAM建立在FPGA芯片上，所述CPU模块和所述主控制系统通过上模块双口RAM和下模块双口RAM实现数据信息的读写交互。2.如权利要求1所述的基于FPGA的读写双口RAM系统，其特征在于，所述FPGA模块还包含：CPU接口模块，其一端与所述CPU模块连接，其另一端分别与上模块和下模块连接，所述CPU模块通过CPU接口模块将数据信息传入FPGA模块的上模块和/或下模块；第一ISA接口模块，与所述上模块连接，所述主控制系统通过第一ISA总线与所述第一ISA接口模块连接，以连通主控制系统和上模块；第二ISA接口模块，与所述下模块连接，所述主控制系统通过第二ISA总线与所述第二ISA接口模块连接，以连通主控制系统和下模块。3.如权利要求2所述的基于FPGA的读写双口RAM系统，其特征在于，所述CPU接口模块产生FPGA内部模块的片选信号，所述片选信号用以确认所述CPU模块与上模块或下模块交互；所述CPU接口模块用于将FPGA模块的上模块和下模块信息数据传送给CPU模块。4.如权利要求2所述的基于FPGA的读写双口RAM系统，其特征在于，所述主控制系统通过第一ISA总线或第二ISA总线向FPGA模块传送控制命令，所述第一ISA接口模块或第二ISA接口模块对控制命令的读操作时序和写操作时序进行解析，转化为对上模块双口RAM或下模块双口RAM的读写操作。5.如权利要求2或4所述的基于FPGA的读写双口RAM系统，其特征在于，所述主控制系统通过第一ISA总线与各个数据采集系统的FPGA模块的上模块连接，所述主控制系统通过第二ISA总线与各个数据采集系统的FPGA模块的下模块连接。6.如权利要求2...

【专利技术属性】
技术研发人员：谭婷，刘志江，刘闵，宋志坚，
申请(专利权)人：卡斯柯信号有限公司，
类型：发明
国别省市：