一种基于FPGA控制架构的功放监控电路制造技术

本申请提供一种基于FPGA控制架构的功放监控电路，功放电路包括：控制开关、第一放大单元、衰减单元和耦合单元，控制开关的一端与功放激励信号连接，控制开关的另一端依次与第一放大单元、衰减单元和耦合单元连接，耦合单元的一端为输出信号，功放监控电路包括：用于提供连接链路的通用外设接口单元；用于提供控制链路的多功能接口单元；用于采集状态监测信号的采样单元；用于提供供电电压的供电单元；用于通信、控制和状态反馈的FPGA控制单元；通用外设接口单元、多功能接口单元和采样单元分别与FPGA控制单元连接，通用外设接口单元、多功能接口单元、采样单元和FPGA控制单元均与供电单元连接。单元连接。单元连接。

【技术实现步骤摘要】
一种基于FPGA控制架构的功放监控电路


[0001]本申请涉及电路监控
，具体而言，涉及一种基于FPGA控制架构的功放监控电路。

技术介绍

[0002]随着无线通信和雷达技术的发展，功率放大器作为各类发射系统中的主要组成部分，其重要性不言而喻。功率放大器专用性较强，相关性能参数包括：工作频段、带宽、增益、带内增益平坦度、线性增益输入范围等，工作状态参数包括：内部温度、输入电压、输入电流、正反向输出功率等，因此对功放监控电路的设计有较高的要求。
[0003]FPGA芯片主要是由可编程的功能单元和存储器组成，包括可配置逻辑模块(CLB)、时钟资源、块存储BRAM(Block RAM)、DSP模块、输入输出模块和板级互联模块。FPGA芯片具备极强的数字信号处理能力，丰富多样的适配接口，强大的算法定制单元，灵活的重配置能力。相对传统专用的集成电路，它是一种硬件连线结构，其电路固定在硅片上实现，在功耗和速度上有一定优势。

技术实现思路

[0004]本申请的目的在于提供一种基于FPGA控制架构的功放监控电路，用以有效的改善现有技术中存在的处理响应速度慢的技术缺陷。
[0005]第一方面，本申请实施例提供了一种基于FPGA控制架构的功放监控电路，功放电路包括：控制开关、第一放大单元、衰减单元和耦合单元，控制开关的一端与功放激励信号连接，控制开关的另一端依次与第一放大单元、衰减单元和耦合单元连接，耦合单元的一端为输出信号，功放监控电路包括：用于提供连接链路的通用外设接口单元；用于提供控制链路的多功能接口单元；用于采集状态监测信号的采样单元；用于提供供电电压的供电单元；用于通信、控制和状态反馈的FPGA控制单元；通用外设接口单元、多功能接口单元和采样单元分别与FPGA控制单元连接，通用外设接口单元、多功能接口单元、采样单元和FPGA控制单元均与供电单元连接。
[0006]结合第一方面，在第一种可能的实现方式中，通用外设接口单元为LAN、RS 232/485/422总线、USB总线、离散I/O接口中的至少一种。
[0007]结合第一方面，在第二种可能的实现方式中，多功能接口单元包括：DAC转换器和功率检波检验电路，DAC转换器和功率检波检验电路均与功放电路连接。
[0008]结合第一方面的第二种可能的实现方式，在第三种可能的实现方式中，功率检波检验电路包括：电平转换器、逻辑门和电压比较器，电平转换器的输入端与FPGA控制单元连接，电平转换器的输出端与逻辑门的第一输入端连接，逻辑门的第二输入端与电压比较器的输出端连接，逻辑门的输出端与控制开关连接，电压比较器的第一输入端与参考电压端连接，电压比较器的第二输入端与耦合单元连接，DAC转换器的输入端与FPGA控制单元连接，DAC转换器的输出端与衰减单元连接。
[0009]结合第一方面的第三种可能的实现方式，在第四种可能的实现方式中，功放监控电路还包括：温度传感器，温度传感器与FPGA控制单元连接。
[0010]结合第一方面的第四种可能的实现方式，在第五种可能的实现方式中，采样单元包括：直流采样单元和低射频采样单元，直流采样单元包括：直流采样ADC、第二放大单元，直流采样ADC的一端与FPGA控制单元连接，直流采样ADC的另一端与第二放大单元的一端连接第二放大单元的另一端连接温度信号、电压信号或者电流信号中的至少一种；低射频采样单元包括：低射频采样ADC和第三放大单元，低射频采样ADC的一端与FPGA控制单元连接，低射频采样ADC的另一端与第三放大单元的一端连接，第三放大单元的另一端连接脉冲功率信号、调制信号或自检信号中的至少一种，其中，第三放大单元的输入端与耦合单元的输出端连接。
[0011]结合第一方面，在第六种可能的实现方式中，供电单元包括：第一DC/DC电源芯片、第二DC/DC电源芯片、第三DC/DC电源芯片和LDO，第一DC/DC电源芯片和第二DC/DC电源芯片的输入端与电源端连接，第一DC/DC电源芯片的输出端输出第一电压输出信号，第二DC/DC电源芯片的输出端与第三DC/DC电源芯片的输入端连接，第三DC/DC电源芯片的第一输出端输出第二电压输出信号，第三DC/DC电源芯片的第二输出端输出第三电压输出信号，第三DC/DC电源芯片的第三输出端输出第四电压输出信号，第三DC/DC电源芯片的第三输出端与LDO的输入端连接，LDO的输出端输出第五电压输出信号。
[0012]结合第一方面，在第七种可能的实现方式中，功放监控电路还包括：存储单元，存储单元为RAM、ROM和FLASH存储中的至少一种。
[0013]与现有技术相比，本技术的有益效果为：本技术采用FPGA控制单元作为控制芯片，FPGA控制单元具有强的数字信号处理能力、丰富的适配接口和灵活的重配置能力，具有良好的功耗和速度性能；FPGA控制单元配置通用外设接口具有多种接口电路，使得通用性强；FPGA控制单元配置多功能接口单元可以实现功放的监测，并配合数控衰减模块完成功放输出功率增益平坦度补偿处理，响应速度快。
附图说明
[0014]为了更清楚地说明本申请实施例的技术方案，下面将对本申请实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本申请的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
[0015]图1为本申请实施例提供的一种基于FPGA控制架构的功放监控电路的电路图；
[0016]图2为本申请实施例提供的一种基于FPGA控制架构的功放监控电路的另一种示例性图；
[0017]图3为本申请实施例提供的供电单元的结构示意图。
[0018]图标：10
‑
基于FPGA控制架构的功放监控电路，110
‑
FPGA控制单元，120
‑
通用外设接口单元，130
‑
多功能接口单元，140
‑
采样单元，150
‑
供电单元，151
‑
第一DC/DC电源芯片，152
‑
第二DC/DC电源芯片，153
‑
第三DC/DC电源芯片，154
‑
LDO。
具体实施方式
[0019]下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行描述。
[0020]应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。同时，在本申请的描述中，术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
[0021]请参阅图1，本申请实施例提供了一种基于FPGA控制架构的功放监控电路，功放电路包括：控制开关、第一放大单元、衰减单元和耦合单元，控制开关的一端与功放激励信号连接，控制开关的另一端依次与第一放大单元、衰减单元和耦合单元连接，耦合单本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于FPGA控制架构的功放监控电路，功放电路包括：控制开关、第一放大单元、衰减单元和耦合单元，所述控制开关的一端与功放激励信号连接，所述控制开关的另一端依次与所述第一放大单元、所述衰减单元和所述耦合单元连接，所述耦合单元的一端为输出信号，其特征在于，所述功放监控电路包括：用于提供连接链路的通用外设接口单元；用于提供控制链路的多功能接口单元；用于采集状态监测信号的采样单元；用于提供供电电压的供电单元；用于通信、控制和状态反馈的FPGA控制单元；所述通用外设接口单元、所述多功能接口单元和所述采样单元分别与所述FPGA控制单元连接，所述通用外设接口单元、所述多功能接口单元、所述采样单元和所述FPGA控制单元均与所述供电单元连接。2.根据权利要求1所述的基于FPGA控制架构的功放监控电路，其特征在于，所述通用外设接口单元为LAN、RS 232/485/422总线、USB总线、离散I/O接口中的至少一种。3.根据权利要求1所述的基于FPGA控制架构的功放监控电路，其特征在于，所述多功能接口单元包括：DAC转换器和功率检波检验电路，所述DAC转换器和所述功率检波检验电路均与所述功放电路连接。4.根据权利要求3所述的基于FPGA控制架构的功放监控电路，其特征在于，所述功率检波检验电路包括：电平转换器、逻辑门和电压比较器，所述电平转换器的输入端与所述FPGA控制单元连接，所述电平转换器的输出端与所述逻辑门的第一输入端连接，所述逻辑门的第二输入端与所述电压比较器的输出端连接，所述逻辑门的输出端与所述控制开关连接，所述电压比较器的第一输入端与参考电压端连接，所述电压比较器的第二输入端与所述耦合单元连接，所述DAC转换器的输入端与所述FPGA控制单元连接，所述DAC转换器的输出端与所述衰减单元连接。5.根据权利要求4所述的基于FPGA控制架构的功放监控电路，其特征在于...

【专利技术属性】
技术研发人员：杨伟，胡罗林，张华彬，陈曦，曹进明，黄俊，文超，赵雪峰，廖翎谕，
申请(专利权)人：成都菲斯洛克电子技术有限公司，
类型：新型
国别省市：