半导体器件及其制造方法技术

一种半导体器件，包括：　　　　第一半导体元件（４），其具有多个用于外部连接的电极（１４）；　　　　绝缘元件（１６），其设置在第一半导体元件（４）的外围；　　　　上部布线结构（１７，２０，２１，２４），其形成于第一半导体元件（４）和绝缘元件（１６）的上表面上；　　　　下部布线结构（２，１，３，３１，３３，３４，３７），其形成于第一半导体元件（４）和绝缘元件（１６）的下表面上；和　　　　第二半导体元件（４０，７１，７７），其贴装在上部布线结构（１７，２０，２１，２４）和下部布线结构（２，１，３，３１，３３，３４，３７）中至少一者的上面。（*该技术在2024年保护过期，可自由使用*）

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及。
技术介绍
在未经审查的日本专利申请(KOKAI)出版物No.2002-368184中公开了一种多芯片半导体器件，其中多个半导体芯片贴装在引脚架的岛上，每个半导体芯片通过导线与内引脚接合，并且所贴装的多个半导体芯片完全为树脂模制。因为多个半导体芯片贴装在一个引脚架上，导致引脚架很大，因此该半导体器件占据很大的贴装(占用)面积。因为采用了使用引脚架的导线接合，制造成本也很高。在未经审查的日本专利申请(KOKAI)出版物No.2003-273321中公开了一种具有很小贴装面积的半导体器件。该半导体器件具有多个双面基板，在各个基板上面贴装有一个或多个半导体芯片。基板通过，例如热压进行堆叠或者层叠。在未经审查的日本专利申请(KOKAI)出版物No.2001-094046中公开的半导体器件具有贴装在底板上表面中心上的两个堆叠裸芯片。设置在各个裸芯片的上表面外围区域的连接垫通过接合导线与设置在底板的上表面外围的连接垫相连。为了能够进行下面裸芯片的导线接合，上面裸芯片的尺寸比下面裸芯片的尺寸小，以便下面裸芯片的上表面外围露出，并且设置在上面裸芯片上的连接垫比设置在下面裸芯片上的本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种半导体器件，包括第一半导体元件(4)，其具有多个用于外部连接的电极(14)；绝缘元件(16)，其设置在第一半导体元件(4)的外围；上部布线结构(17，20，21，24)，其形成于第一半导体元件(4)和绝缘元件(16)的上表面上；下部布线结构(2，1，3，31，33，34，37)，其形成于第一半导体元件(4)和绝缘元件(16)的下表面上；和第二半导体元件(40，71，77)，其贴装在上部布线结构(17，20，21，24)和下部布线结构(2，1，3，31，33，34，37)中至少一者的上面。2.根据权利要求1所述的半导体器件，还包括导体(43)，其穿透绝缘元件(16)以电连接上部布线结构(17，20，21，24)和下部布线结构(2，1，3，31，33，34，37)。3.根据权利要求1所述的半导体器件，其特征在于，所述第二半导体元件(40，71，77)仅仅贴装在上部布线结构(17，20，21，24)和下部布线结构(2，1，3，31，33，34，37)中一者上面，并且焊球(27)贴装在另一者上面。4.根据权利要求1所述的半导体器件，其特征在于，所述上部布线结构(17，20，21，24)包括具有多层结构的上部绝缘膜(17，21)和具有多层结构的上部布线层(20，24)。5.根据权利要求4所述的半导体器件，其特征在于，所述上部布线层(20，24)的顶层包括连接垫，并且上部布线结构(17，20，21，24)包括顶绝缘膜(25)，所述顶绝缘膜(25)覆盖除所述连接垫以外的上部布线层(24)顶层。6.根据权利要求5所述的半导体器件，还包括设置在顶层的上部布线层(24)的连接垫上面的焊球(27)。7.根据权利要求5所述的半导体器件，还包括设置在顶层的上部布线层(24)上面的表面层(70a，70b)。8.根据权利要求7所述的半导体器件，还包括贴装在顶层的绝缘膜(25)上面的第二半导体元件(71，77)。9.根据权利要求7所述的半导体器件，其特征在于，所述第二半导体元件(71，77)包括与表面层(70a，70b)相连的接合导线(76，80)。10.根据权利要求1所述的半导体器件，其特征在于，所述下部布线结构(2，1，3，31，33，34，37)包括底板(1)、下部绝缘膜(31)和下部布线层(33)。11.根据权利要求10所述的半导体器件，其特征在于，所述底板(1)包括设置在底板(1)上表面上的上层布线(2)和设置在底板(1)下表面上的下层布线(3)中至少一者。12.根据权利要求11所述的半导体器件，其特征在于，所述上层布线(2)和下层布线(3)中至少一者为接地布线。13.根据权利要求10所述的半导体器件，其特征在于，所述底板(1)由包含增强剂的热固性树脂形成。14.根据权利要求1所述的半导体器件，其特征在于，所述下部布线结构(2，1，3，31，33，34，37)包括具有多层结构的下部绝缘膜(31，34)和具有多层结构的下部布线层(33，37)。15.根据权利要求14所述的半导体器件，其特征在于，所述下部布线层(33，37)的底层包括连接垫，并且下部布线结构(2，1，3，31，33，34，37)包括一底绝缘膜(38)，所述底绝缘膜(38)覆盖除连接垫以外的下部配线层(37)底层。16.根据权利要求15所述的半导体器件，还包括插入第二半导体元件(40)和下部布线层(33，37)的底层之间的焊球(41)。17.根据权利要求15所述的半导体器件，还包括设置在下部布线层(33，37)的...

【专利技术属性】
技术研发人员：胁坂伸治，定别当裕康，若林猛，三原一郎，
申请(专利权)人：卡西欧计算机株式会社，
类型：发明
国别省市：