一种基于RSIC-V哈希算法处理器制造技术

本发明专利技术提供一种基于RSIC

【技术实现步骤摘要】
一种基于RSIC
‑
V哈希算法处理器


[0001]本专利技术属于处理器
，具体涉及一种基于RSIC
‑
V哈希算法处理器。

技术介绍

[0002]随着无线连接、大数据、人工智能技术的快速发展，嵌入式领域的设备开始具备更多的感知能力和更灵活的网络连接功能。从应用的发展趋势来看，这些设备不仅需要超低功耗，而且需要具备更强大的数据采集和处理能力。RISC
‑
V相较于x86、ARM架构可以更低成本地针对不同应用领域进行定制、优化，近年成为国内外研究机构和企业的研究热点。另一方面，人工智能作为如今最热门的科学技术渗入到各行各业，产生出诸多智慧化产品。但在目前主流的运算平台中，GPU功耗和成本过高，FPGA资源和速度有限，ASIC通用性较差。技术积累深厚的CPU平台更适合用于对成本敏感、算法灵活多变及计算步骤复杂的领域，可是目前通用的CPU难以满足神经网络大规模的计算。RISC
‑
V是加州大学伯克利分校设计并发布的一种开源指令集架构。RlSC
‑
>V开源指令架构的特本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于RSIC
‑
V哈希算法处理器，所述处理器包括中央处理器(1)、数据预缓存处理器(2)、调试单元(3)，其特征在于，所述处理器还包括解码器模块(4)、通用寄存器模块(5)、算术逻辑单元模块(6)、状态寄存器模块(7)、负载储存单元模块(8)、DIV模块(9)、第一二选一选择器模块(10)、第二二选一选择器模块(11)和数据整合二选一选择器模块(12)；所述通用寄存器模块(5)包括rA数据接入口(5
‑
1)、rB数据接入口(5
‑
2)、w数据接入口(5
‑
3)、wD数据接入口(5
‑
4)、rDA数据接出口(5
‑
5)和rDB数据接出口(5
‑
6)；所述算术逻辑单元模块(6)包括第一OpA数据接入口(6
‑
1)、第一OpB数据接入口(6
‑
2)、Add数据接出口(6
‑
3)、第一RD数据接出口(6
‑
4)和逻辑运算指令数据接出口(6
‑
5)；所述逻辑运算指令数据接出口(6
‑
5)与所述中央处理器(1)通信连接，对所述中央处理器(1)的逻辑运算进行调整；所述DIV模块(9)包括第二OpA数据接入口(9
‑
1)、第二OpB数据接入口(9
‑
2)、AddR数据接入口(9
‑
3)、AddA数据接出口(9
‑
4)、AddB数据接出口(9
‑
5)和第二RD数据接出口(9
‑
6)；所述状态寄存器模块(7)包括第三OpA数据接入口(7
‑
1)、第三OpB数据接入口(7
‑
2)和第三RD数据接出口(7
‑
3)。2.根据权利要求1所述的一种基于RSIC
‑
V哈希算法处理器，其特征在于，所述数据预缓存处理器(2)和所述调试单元(3)同时接收外部数据，所述调试单元(3)的调试数据出口(3
‑
1)与所述中央处理器(1)的中央数据接入口(1
‑
1)通信连接；所述数据预缓存处理器(2)通过数据预缓存数据接出口(2
‑
1)与所述解码器模块(4)、所述中央处理器(1)以及所述DIV模块(9)通信连接；所述解码器(4)的解码数据接出口(4
‑
1)与所述通用寄存器模块(5)的rA数据接入口(5
‑
1)、rB数据接入口(5
‑
2)、w数据接入口(5
‑
3)通信连接；所述算术逻辑单元模块(6)、所述DIV模块和所述状态寄存器模块(7)均与所述负载储存单元模块(8)数据连接，所述负载储存单元模块(8)将经过所述中央处理器(1)、所述算术逻辑单元模块(6)和所述DIV模块处理后的数据以及所述状态寄存器模块(7)储存的具有初始状态的数据通过所述负载储存单元(8)进行存储并与外界数据传输。3.根据权利要求1所述的一种基于RSIC
‑
V哈希算法处理器，其特征在于，所述第一二选一选择器模块(10)包括第一数据接入口(10
‑
1)、第二数据接入口(10
‑
2)和第一数据接出口(10
‑
3)，所述第二二选一选择器模块(11)包括第三数据接入口(11
‑
1)、第四数据接入口(11
‑
2)和第二数据接出口(11
‑
3)；所述第一数据接出口(10
‑
3)与所述第一OpA数据接入口(6
‑
1)通信连接；所述第二数据接出口(11
‑
3)与所述第一OpB数据接入口(6
‑
2)通信连接。4.根据权利要求1所述的一种基于RSIC
‑
V哈希算法处理器，其特征在于，所述数据整合二选一选择器模块(12)具有数据整合第一数据接入口(12
‑
1)、数据整合第二数据接入口(12
‑
2)...

【专利技术属性】
技术研发人员：蔡斌，王坤，李斌，徐培欣，冯波，
申请(专利权)人：厘壮信息科技苏州有限公司，
类型：发明
国别省市：