等离子体处理装置和等离子体处理方法制造方法及图纸

本发明专利技术提供能够抑制对基片的离子冲击的同时高效地生成等离子体来进行等离子体处理的等离子体处理装置和等离子体处理方法。等离子体处理装置对基片实施等离子体处理，其包括：处理容器；设置在处理容器内的能够载置基片的基片载置台；基片载置台所包含的接地的下部电极；与下部电极相对地设置的上部电极；向上部电极与基片载置台之间供给处理气体的气体供给部；对上部电极施加高频电功率来生成处理气体的等离子体的高频电源；和电压波形整形部，其设置在高频电源与上部电极之间，对高频电源的电压波形进行整形，以抑制被施加于上部电极的高频电压中的正电压。电极的高频电压中的正电压。电极的高频电压中的正电压。

【技术实现步骤摘要】
等离子体处理装置和等离子体处理方法


[0001]本专利技术涉及等离子体处理装置和等离子体处理方法。

技术介绍

[0002]作为对半导体晶片等基片进行的处理，大多使用等离子体处理。在专利文献1中公开有等离子体处理装置，其具有：真空容器；在真空容器内载置基片且连接有高频电源的基片电极；和设置在真空容器中的接地电极，在基片电极与接地电极之间生成等离子体。此外，在专利文献1中记载有在基片电极连接包含二极管的电位调节机构的结构。
[0003]现有技术文献
[0004]专利文献
[0005]专利文献1：日本特开2000
‑
306891号公报

技术实现思路

[0006]专利技术所要解决的问题
[0007]本专利技术提供能够在抑制对基片的离子冲击的同时高效地生成等离子体来进行等离子体处理的等离子体处理装置和等离子体处理方法。
[0008]用于解决问题的技术手段
[0009]本专利技术的一个方式的等离子体处理装置是对基片实施等离子体处理的等离子体处理装置，其包括：处理容器；设置在所述处理容器内的能够载置基片的基片载置台；所述基片载置台所包含的接地的下部电极；与所述下部电极相对地设置的上部电极；向所述上部电极与所述基片载置台之间供给处理气体的气体供给部；对所述上部电极施加高频电功率来生成所述处理气体的等离子体的高频电源；和电压波形整形部，其设置在所述高频电源与所述上部电极之间，对高频电源的电压波形进行整形，以抑制被施加于上部电极的高频电压中的正电压。/>[0010]专利技术的效果
[0011]根据本专利技术，提供能够在抑制对基片的离子冲击的同时高效地生成等离子体来进行等离子体处理的等离子体处理装置和等离子体处理方法。
附图说明
[0012]图1是概略地表示第一实施方式的等离子体处理装置的截面图。
[0013]图2是表示一般的电容耦合等离子体处理装置中，上部电极为0V的瞬间的等离子体电位的图。
[0014]图3是表示一般的电容耦合等离子体处理装置中，上部电极为100V的瞬间的等离子体电位的图。
[0015]图4是表示一般的电容耦合等离子体处理装置中的施加于上部电极的电压波形的图。
[0016]图5是表示一般的电容耦合等离子体处理装置中的概算鞘电压的图。
[0017]图6是表示图1的等离子体处理装置和一般的电容耦合等离子体处理装置的上部电极电压波形的图。
[0018]图7是表示对图1的等离子体处理装置与一般的电容耦合等离子体处理装置的离子进行加速的概算鞘电压的图。
[0019]图8是表示图1的等离子体处理装置和一般的电容耦合等离子体处理装置中的、高频电源的输出功率为100W时的离子的能量分布的图。
[0020]图9是表示图1的等离子体处理装置与一般的电容耦合等离子体处理装置中的、高频电源的输出功率为500W时的离子的能量分布的图。
[0021]图10是表示图1的等离子体处理装置中激发了等离子体的情况下生成的等离子体和气体的流动的图。
[0022]图11是表示一般的电容耦合等离子体处理装置中激发了等离子体的情况下生成的等离子体和气体的流动的图。
[0023]图12是表示在下部电极连接高频电源且在下部电极侧设置有电压波形整形部的等离子体处理装置中，激发了等离子体的情况下生成的等离子体和气体的流动的图。
[0024]图13是概略地表示第二实施方式的等离子体处理装置的截面图。
[0025]图14是表示一般的电容耦合等离子体处理装置的上部电极的电压波形和恰当地开闭电压波形整形部的开关元件的情况下的上部电极的电压波形的图。
[0026]图15是概略地表示第三实施方式的等离子体处理装置的截面图。
[0027]图16是表示图15的等离子体处理装置中的上部电极的电压波形的图。
[0028]图17是表示图15的等离子体处理装置中的鞘电压的图。
[0029]图18是表示第三实施方式的等离子体处理装置的其他例子的电压波形整形部的图。
[0030]图19是概略地表示第四实施方式的等离子体处理装置的截面图。
[0031]图20是表示第四实施方式的等离子体处理装置的其他例子的电压波形整形部的图。
[0032]图21是概略地表示第五实施方式的等离子体处理装置的截面图。
[0033]图22是表示第五实施方式的等离子体处理装置的其他例子的电压波形整形部的图。
[0034]图23是表示第六实施方式的等离子体处理装置的截面图。
[0035]图24是表示使用了电压波形整形部的图23的等离子体处理装置与未使用电压波形整形部的等离子体处理装置的、在Si上形成有Ti膜时的成膜时间与膜厚的关系的图。
[0036]图25是表示使用了电压波形整形部的图23的等离子体处理装置与未使用电压波形整形部的等离子体处理装置的、在SiN上形成有Ti膜时的成膜时间与膜厚的关系的图。
[0037]图26是表示了使用电压波形整形部的图23的等离子体处理装置与未使用电压波形整形部的等离子体处理装置的、Si上与SiN上的Ti膜的膜厚的选择比(Si/SiN选择比)的平均值的图。
[0038]图27是表示第七实施方式的等离子体处理装置的截面图。
[0039]图28是表示施加了连续波的高频电功率时的上部电压波形的图。
[0040]图29是表示施加了脉冲状的高频电功率时的上部电极波形的图，其中，(a)是占空比为30％的情况，(b)是占空比为50％的情况，(c)是占空比为80％的情况。
[0041]图30是表示第八实施方式的等离子体处理装置的截面图。
[0042]图31是表示使用了电压波形整形部的图30的等离子体处理装置与未使用电压波形整形部的等离子体处理装置中的、上部电极的电压波形的图。
[0043]图32是表示使用了电压波形整形部的图30的等离子体处理装置与未使用电压波形整形部的等离子体处理装置中的、各晶片位置(X方向和Y方向)的蚀刻速率的图。
[0044]图33是表示使用了电压波形整形部的图30的等离子体处理装置与未使用电压波形整形部的等离子体处理装置中的、高频功率与电子密度(平均值)的关系的图。
[0045]附图标记的说明
[0046]1、111、201：处理容器
[0047]2、216：基片载置台(下部电极)
[0048]10、120、234：喷淋头(上部电极)
[0049]20、130、250：气体供给部
[0050]30：高频电源
[0051]33、331、332、333、334、335、336、337：电压波形整形部
[0052]34：电容器
[0053]35：二极管
[0054]36、361、362、363、364、365、366、367：接地电路
[0055]37：开关元件
[0056]60：高频脉冲电源本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种对基片实施等离子体处理的等离子体处理装置，其特征在于，包括：处理容器；设置在所述处理容器内的能够载置基片的基片载置台；所述基片载置台所包含的接地的下部电极；与所述下部电极相对地设置的上部电极；向所述上部电极与所述基片载置台之间供给处理气体的气体供给部；对所述上部电极施加高频电功率来生成所述处理气体的等离子体的高频电源；和电压波形整形部，其设置在所述高频电源与所述上部电极之间，对高频电源的电压波形进行整形，以抑制被施加于上部电极的高频电压中的正电压。2.如权利要求1所述的等离子体处理装置，其特征在于：所述电压波形整形部具有：设置在所述高频电源的供电线上的电容器；和从所述供电线的所述电容器的下游侧分支且经由二极管接地的接地电路。3.如权利要求1所述的等离子体处理装置，其特征在于：所述电压波形整形部具有：设置在所述高频电源的供电线上的电容器；和从所述供电线的所述电容器的下游侧分支且经由开关元件接地的接地电路，其中，所述开关元件进行接通/关断以使得在所述上部电极被施加了正电压时选择性地使电流向接地侧流动。4.如权利要求2或3所述的等离子体处理装置，其特征在于：所述接地电路还具有调节对所述上部电极施加的电压的电压调节部。5.如权利要求4所述的等离子体处理装置，其特征在于：所述电压调节部包含齐纳二极管。6.如权利要求5所述的等离子体处理装置，其特征在于：所述接地电路具有：齐纳电压不同的接地的多个线路；和能够切换至所述多个线路的任意线路的开关。7.如权利要求4所述的等离子体处理装置，其特征在于：所述电压调节部包含电阻。8.如权利要求7所述的等离子体处理装置，其特征在于：所述电阻为可变电阻。9.如权利要求4所述的等离子体...

【专利技术属性】
技术研发人员：进藤崇央，冈本清一，大友洋，菊地贵伦，松土龙夫，森田靖，佐久间隆，
申请(专利权)人：东京毅力科创株式会社，
类型：发明
国别省市：