基站射频单元及其休眠唤醒方法技术

本发明专利技术实施例提供一种基站射频单元及其休眠唤醒方法，所述基站射频单元包括：电源板、主板和滤波器，其中，所述电源板包括整流滤波电路、第一DC/DC变换电路、控制电路和第二DC/DC变换电路，所述第二DC/DC变换电路的输入端连接所述整流滤波电路的输出端，所述第二DC/DC变换电路的输出端连接所述控制电路；其中，所述第一DC/DC变换电路的功率大于所述第二DC/DC变换电路的功率。本发明专利技术实施例可有效降低基站射频单元在休眠状态下的功耗。低基站射频单元在休眠状态下的功耗。低基站射频单元在休眠状态下的功耗。

【技术实现步骤摘要】
基站射频单元及其休眠唤醒方法


[0001]本专利技术涉及通信
，更具体地，涉及一种基站射频单元及其休眠唤醒方法。

技术介绍

[0002]通信网络中，很多的基站射频单元(尤其是微站)主要用于补盲补热，一般部署在商业街、商场、影院和体育场内。这些射频单元(AAU(有源天线处理单元)/RRU(射频拉远单元)通常在白天或者人流密度大的时候才工作，而在夜晚或者人员散去后就处于关机或者休眠状态。休眠状态下，降低系统功耗非常重要。尤其在5G时代，基站的布网密度大，射频单元数量更大，射频单元的节能具有重要的意义。
[0003]在基站射频单元目前的休眠唤醒方案下，主要是由基站射频单元主板的主处理器进行休眠和定时唤醒操作，基站射频单元的电源板始终处于供电状态，大功率DC/DC(直流变换为直流)变换器一般自身就有十瓦左右的静态功耗，再加上主板的处理器、现场可编程逻辑门阵列FPGA以及部分外围电路，基站射频单元整机在休眠状态下的功耗至少十多瓦。
[0004]因此，亟需提供一种新的休眠唤醒方法降低基站射频单元在休眠状态下的功耗。

技术实现思路

[0005]本专利技术实施例提供一种克服上述问题或者至少部分地解决上述问题的基站射频单元及其休眠唤醒方法。
[0006]第一方面，本专利技术实施例提供一种基站射频单元，包括：电源板1、主板2和滤波器12，其中，所述电源板1包括整流滤波电路3、第一DC/DC变换电路4和控制电路5，所述电源板1还包括：第二DC/DC变换电路17，
[0007]所述第二DC/DC变换电路17的输入端连接所述整流滤波电路3的输出端，所述第二DC/DC变换电路17的输出端连接所述控制电路5；
[0008]其中，所述第一DC/DC变换电路4的功率大于所述第二DC/DC变换电路17的功率。
[0009]可选地，所述整流滤波电路3引入输入电源，并经所述第二DC/DC变换电路17进行变换后，产生所述控制电路5在基站射频单元处于休眠状态时需要的电源。
[0010]可选地，所述控制电路5内置电源管理芯片或单片机7，所述整流滤波电路3引入输入电源，并经所述第二DC/DC变换电路17进行变换后，产生所述电源管理芯片或单片机7在基站射频单元处于休眠状态时需要的电源。
[0011]第二方面，本专利技术实施例提供一种基站射频单元的休眠唤醒方法，基于如第一方面所述的基站射频单元，包括：
[0012]所述控制电路5接收到包含休眠时间的指令，关断第一DC/DC变换电路4，控制第二DC/DC变换电路17进入工作状态，所述控制电路5进入定时唤醒的休眠状态；
[0013]判断所述休眠时间是否达到，若所述休眠时间达到，则所述控制电路5退出休眠状态；
[0014]所述控制电路5控制所述第一DC/DC变换电路4进入工作状态。
[0015]可选地，所述控制电路5接收包含休眠时间的指令之前，还包括：
[0016]设置于主板2上的现场可编程逻辑门阵列FPGA 9过光纤接口15接收基带处理单元BBU下发的包含休眠时间的指令，并将所述包含休眠时间的指令发送给主板2上的主处理器8；
[0017]主处理器8接收到所述包含休眠时间的指令后，关断主板2上的FPGA 9、收发信机10和功放11，并向电源板1上的控制电路5发送所述包含休眠时间的指令。
[0018]第三方面，本专利技术实施例提供一种基站射频单元的休眠唤醒方法，基于如第一方面所述的基站射频单元，包括：
[0019]所述电源管理芯片或单片机7接收到包含休眠时间的指令，关断第一DC/DC变换电路4，控制第二DC/DC变换电路17进入工作状态，所述电源管理芯片或单片机7进入定时唤醒的休眠状态；
[0020]判断所述休眠时间是否达到，若所述休眠时间达到，则所述电源管理芯片或单片机7退出休眠状态；
[0021]所述电源管理芯片或单片机7唤醒控制电路5；
[0022]所述控制电路5控制所述第一DC/DC变换电路4进入工作状态。
[0023]可选地，所述电源管理芯片或单片机7接收包含休眠时间的指令之前，还包括：
[0024]设置于主板2上的现场可编程逻辑门阵列FPGA 9通过光纤接口15接收基带处理单元BBU下发的包含休眠时间的指令，并将所述包含休眠时间的指令发送给主板2上的主处理器8；
[0025]主处理器8接收到所述包含休眠时间的指令后，关断主板2上的FPGA 9、收发信机10和功放11，并向电源板1上的电源管理芯片或单片机7发送所述包含休眠时间的指令。
[0026]第四方面，本专利技术实施例提供一种电子设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，所述处理器执行所述程序时实现如第二方面或第三方面所提供的基站射频单元的休眠唤醒方法的步骤。
[0027]第五方面，本专利技术实施例提供一种非暂态计算机可读存储介质，其上存储有计算机程序，该计算机程序被处理器执行时实现如第二方面或第三方面所提供的基站射频单元的休眠唤醒方法的步骤。
[0028]本专利技术实施例提供的基站射频单元及其休眠唤醒方法，通过在基站射频单元的电源板上增加一个功率较小的DC/DC变换电路，在电源板的控制电路进行休眠和定时唤醒操作时为其供电，大幅降低了基站射频单元在休眠状态下的功耗。
附图说明
[0029]为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0030]图1是现有基站射频单元的组成框图；
[0031]图2为本专利技术实施例提供的基站射频单元的组成框图；
[0032]图3为本专利技术实施例提供的控制电路的供电来源示意图；
[0033]图4为本专利技术实施例提供的基站射频单元的组成框图；
[0034]图5为本专利技术实施例提供的电源管理芯片或单片机的供电来源示意图；
[0035]图6为本专利技术实施例提供的基站射频单元的休眠唤醒方法的流程示意图；
[0036]图7为本专利技术实施例提供的基站射频单元的休眠唤醒方法的流程示意图；
[0037]图8为本专利技术实施例提供的电子设备的实体结构示意图；
[0038]附图标记说明：1——电源板，2——主板，3——整流滤波电路，4——第一DC/DC变换电路，5——控制电路，6——监控信号线，7——电源管理芯片或单片机，8——主处理器，9——FPGA，10——收发信机，11——功放，12——滤波器，13——电源，14——专用总线和控制线，15——光纤接口，16——供电线，17——第二DC/DC变换电路。
具体实施方式
[0039]为使本专利技术实施例的目的、技术方案和优点更加清楚，下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基站射频单元，包括：电源板(1)、主板(2)和滤波器(12)，其中，所述电源板(1)包括整流滤波电路(3)、第一DC/DC变换电路(4)和控制电路(5)，其特征在于，所述电源板(1)还包括：第二DC/DC变换电路(17)，所述第二DC/DC变换电路(17)的输入端连接所述整流滤波电路(3)的输出端，所述第二DC/DC变换电路(17)的输出端连接所述控制电路(5)；其中，所述第一DC/DC变换电路(4)的功率大于所述第二DC/DC变换电路(17)的功率。2.根据权利要求1所述的基站射频单元，其特征在于，所述整流滤波电路(3)引入输入电源，并经所述第二DC/DC变换电路(17)进行变换后，产生所述控制电路(5)在基站射频单元处于休眠状态时需要的电源。3.根据权利要求1所述的基站射频单元，其特征在于，所述控制电路(5)内置电源管理芯片或单片机(7)，所述整流滤波电路(3)引入输入电源，并经所述第二DC/DC变换电路(17)进行变换后，产生所述电源管理芯片或单片机(7)在基站射频单元处于休眠状态时需要的电源。4.一种基站射频单元的休眠唤醒方法，其特征在于，基于如权利要求1至2任一所述的基站射频单元，包括：所述控制电路(5)接收包含休眠时间的指令，关断第一DC/DC变换电路(4)，控制第二DC/DC变换电路(17)进入工作状态，所述控制电路(5)进入定时唤醒的休眠状态；判断所述休眠时间是否达到，若所述休眠时间达到，则所述控制电路(5)退出休眠状态；所述控制电路(5)控制所述第一DC/DC变换电路(4)进入工作状态。5.根据权利要求4所述的基站射频单元的休眠唤醒方法，其特征在于，所述控制电路(5)接收包含休眠时间的指令之前，还包括：设置于主板(2)上的现场可编程逻辑门阵列FPGA(9)通过光纤接口(15)接收基带处理单元BBU下发的包含休眠时间的指令，并将所述包...

【专利技术属性】
技术研发人员：王东方，
申请(专利权)人：大唐移动通信设备有限公司，
类型：发明
国别省市：