一种单一内嵌多晶硅存储结构及其操作方法技术

本发明专利技术公开一种单一内嵌多晶硅存储结构，其包括存取晶体管以及形成于硅衬底上的存储元件。此存取晶体管包括植入于硅衬底中的源极与漏极扩散区域、以及形成于硅衬底上并介于源极与漏极扩散区域之间的多晶硅控制栅极。此存储结构包括植入于硅衬底中的源极与漏极扩散区域、以及形成于此硅衬底上并介于源极与漏极扩散区域间的多晶硅浮动栅极；然而，此源极扩散区域包括双扩散结构。

【技术实现步骤摘要】

下述实施例涉及非易失性存储器件，并特别涉及低成本单一内嵌多晶硅存储结构，其与公知的互补式金属氧化物半导体场效应晶体管(CMOS)工艺兼容。
技术介绍
理想状况下，一般需要低成本、低密度非易失性存储器件。提供低成本存储器件的一个方法是，使存储器件的设计与标准CMOS工艺兼容。不幸地，工艺复杂度阻碍了将传统非易失性存储器件整合于CMOS电路中的可能性。举例而言，其需要有多层多晶硅层、不同的栅极氧化物厚度、以及修改后的扩散掺杂条件，均将增加工艺复杂度以及成本，因此阻碍了低成本、低密度非易失性存储器件的实现。单一内嵌多晶硅存储器件(single poly embedded memory)结构曾被提出作为低成本、低密度非易失性存储器件的选择。图1示出了公知单一内嵌多晶硅存储结构100。如图所示，单一内嵌多晶硅存储结构100包括衬底102以及三个植入于衬底102中的扩散区域104、106、108。在本例中，衬底102为p型硅衬底，而扩散区域104、106、108则为N+型扩散区域。在本例中为氧化层的介质层112形成于衬底102上。多晶硅栅极结构109、110接着形成于氧化层112上。在本例中本文档来自技高网...

【技术保护点】
一种单一多晶硅存储器件，包括：　　　　衬底；　　　　控制栅极输入；　　　　一组位线输入；　　　　选择输入；　　　　形成于该衬底上的存取元件，其包括连接至该控制栅极输入的控制栅极、形成于该衬底中的共用扩散区域、以及形成于该衬底中并连接至该选择输入的扩散区域；以及　　　　形成于该衬底上的存储元件，该存储元件包括浮动栅极、该共用扩散区域，以及双扩散结构。

【技术特征摘要】
US 2006-2-27 11/363,3131.一种单一多晶硅存储器件，包括衬底；控制栅极输入；一组位线输入；选择输入；形成于该衬底上的存取元件，其包括连接至该控制栅极输入的控制栅极、形成于该衬底中的共用扩散区域、以及形成于该衬底中并连接至该选择输入的扩散区域；以及形成于该衬底上的存储元件，该存储元件包括浮动栅极、该共用扩散区域，以及双扩散结构。2.如权利要求1所述的单一多晶硅存储器件，其中该双扩散结构包括形成于第二扩散区域中的第一扩散区域。3.如权利要求2所述的单一多晶硅存储器件，其中该衬底为P型硅衬底，且其中该第一扩散区域为P型扩散区域，同时该第二扩散区域为N型扩散区域。4.如权利要求1所述的单一多晶硅存储器件，还包括形成于该衬底上的介质层，且其中该控制栅极与浮动栅极形成于该介质层上。5.在单一多晶硅存储器件中，其包括有包括连接至控制栅极输入的控制栅极，共用扩散区域，以及连接至选择输入的源极扩散区域的存取元件，以及包括有浮动栅极，该共用扩散区域，以及双扩散结构的存储元件，该双扩散结构包括连接至第一位线的第一扩散区域、以及连接至第二位线的第二扩散区域，一种用以编程该单一多晶硅存储器件的方法，包括施加正向编程电压至该控制栅极；施加正向编程电压至该第二位线；以及施加0伏特至该第一位线。6.如权利要求5所述的方法，其中该施加至该控制栅极的编程电压约为3伏特。7.如权利要求5所述的方法，其中该施加至该第二位线的编程电压约为6伏特。8.在单一多晶硅存储器件中，其包括有包括连接至控制栅极输入的控制栅极，共用扩散区域，以及连接至选择输入的源极扩散区域的存取元件，以及包括有浮动栅极，该共用扩散区域，以及双扩散结构的存储元件，该双扩散结构包括连接至第一位线的第一扩散区域，以及连接至第二位线的第二扩散区域，一种用以编程该单一多晶硅存储器件的方法，包括施加正向编程电压至该控制栅极；施加负向编程电压至该第一位线；以及施加0伏特至该第二位线。9.如权利要求8所述的方法，其中所施加至该控制栅极的该编程电压约为3伏特。10.如权利要求8所述的方法，其中所施加至该第一位线的该编程电压约为-5伏特。11.在单一多晶硅存储器件中，其包括有包括连接至控制栅极输入的控制栅极，共用扩散区域，以及连接至选择输入的源极扩散区域存取元件，以及包括有浮动栅极，该共用扩散区域，以及双扩散结构的存储元件，该双扩散结构包括连接至第一位线的第一扩散区域，以及连接至第二位线的第二扩散区域，一种用以编程该单一多晶硅存储器件的方法，包括施加正向编程电压至该控制栅极；施加正向编程电压至该选择输入；施加负向编程电压至该第一位线；以及施加0伏特至该第二位线。12.如权利要求11所述的方法，其中所施加至该控制栅极的该编程电压约为5伏特。13.如权利要求11所述的方法，其中所施加至该第一位线的该编程电压约为-3伏特。14.如权利要求11所述的方法，其中所施加至该选择输入的该编程电压约为2伏特。15.在单一多晶硅存储器件中，其包括有包括连接至控制栅极输入的控制栅极，共用扩散区...

【专利技术属性】
技术研发人员：吴昭谊，
申请(专利权)人：旺宏电子股份有限公司，
类型：发明
国别省市：71[中国|台湾]