本发明专利技术公开了一种半导体封装构造，主要包含承载器、具有第一表面及第二表面的封装件、芯片以及多个焊线。该封装件设置于该承载器的上表面并以多个导接元件电性连接该承载器，该芯片设置于该封装件的该第二表面，该芯片的多个焊垫对应于该承载器的开口，这些焊线电性连接该芯片的这些焊垫与该承载器的多个导接垫，以降低封装高度及增加该承载器的线路配置空间。
【技术实现步骤摘要】
本专利技术有关于一种，特别有关于可降低封装厚度的半导体封装构造。
技术介绍
为了因应趋势及时代的进步，单一多功能电子产品已经成为目前的主要消费市场，在多功能及轻薄短小的需求情况下，多芯片堆叠的封装构造于是产生。如图1所示，已知半导体封装构造100包含第一封装件110、第二封装件120与载板130。该第一封装件110包含有第一基板111、第一芯片112、多个第一凸块113以及多个第一锡球114。该第二封装件120包含有第二基板121、第二芯片122、多个第二凸块123以及多个第二锡球124。该第一芯片112以这些第一凸块113倒装片结合于该第一基板111，该第二芯片122以这些第二凸块123倒装片结合于该第二基板121，且该第二封装件120的该基板121的表面125设置有多个焊球140以供外接电路板(图未绘出)，为了使产品功能性增加，必须将该第一封装件110与该第二封装件120堆叠，再透过该载板130、这些第一锡球114与这些第二锡球124使该第一封装件110与该第二封装件120形成电性连接，然而在该半导体封装构造100，该第一封装件110为了与该第二封装件120电性连接，必须保留该载板130、这些第一锡球114与这些第二锡球124的设置空间，使得该半导体封装构造100的厚度无法缩小。
技术实现思路
本专利技术的主要目的在于提供一种，具有第一表面与第二表面的封装件设置于承载器的上表面并电性连接该承载器，芯片设置于该封装件的该第二表面并电性连接该承载器与该封装件，由于该芯片贴设于该封装件，其可省略另一基板的设置，使得该半导体封装构造的整体厚度变小。依本专利技术的一种半导体封装构造，主要包含承载器、封装件、芯片以及多个焊线。该承载器具有上表面、下表面、贯穿该上表面及该下表面的开口以及多个形成于该下表面的导接垫，该封装件设置于该承载器的该上表面，该封装件具有第一表面及第二表面，并包含有多个导接元件，该封装件以这些导接元件电性连接该承载器，该芯片设置于该封装件的该第二表面，该芯片具有有源面及多个焊垫，该有源面朝向该承载器，且这些焊垫对应于该承载器的该开口，这些焊线连接这些焊垫与这些导接垫。附图说明图1已知半导体封装构造的截面示意图。图2依据本专利技术的第一具体实施例，一种半导体封装构造的截面示意图。图3A至3E依据本专利技术的第一具体实施例，该半导体封装构造在工艺中的截面示意图。图4依据本专利技术的第二具体实施例，另一种半导体封装构造的截面示意图。图5A至5D依据本专利技术的第二具体实施例，该半导体封装构造的截面示意图。附图标记说明100半导体封装构造110第一封装件 111第一基板 112第一芯片113第一凸块 114第一锡球120第二封装件 121第二基板 122第二芯片123第二凸块 124第二锡球 125表面130载板 140焊球200半导体封装构造210承载器 211上表面212下表面213开口 214导接垫215焊球垫220封装件 221第一表面 222第二表面 223导接元件230芯片 231有源面 232焊垫240焊线 250封胶体 260焊球300半导体封装构造310承载器311上表面 312下表面313开口 314导接垫 315焊球垫320封装件321第一表面322第二表面323导接元件330芯片 331有源面 332焊垫340焊线 350封胶体 360焊球具体实施方式请参阅图2，依据本专利技术的第一具体实施例揭示一种半导体封装构造200，其至少包含承载器210、封装件220、芯片230以及多个焊线240。该承载器210具有上表面211、下表面212、贯穿该上表面211与该下表面212的开口213以及多个形成于该下表面212的导接垫214，该封装件220设置于该承载器210的该上表面211并与该承载器210电性连接，该封装件220具有第一表面221及第二表面222并包含有多个导接元件223，该封装件220可为基板型(substrate type)封装构造或引线框架型(leadframe type)，如球栅阵列BGA(Ball Grid Array)封装构造或TSOP(Thin Small Outline Package)封装构造，在本实施例中，该封装件220为TSOP(Thin Small Outline Package)封装构造，这些导接元件223可为引线框架的外接脚，该封装件220以这些导接元件223电性连接该承载器210。该芯片230设置于该封装件220的该第二表面222，在本实施例中，该芯片230以粘胶粘着固定于该封装件220的该第二表面222，该芯片230可为存储器芯片、微处理器、逻辑性芯片或其他芯片，例如DRAM、SRAM、SDRAM、ROM、EPROM、flash、Rambus或DDR等存储器芯片，如图2所示，该芯片230具有有源面231以及在该有源面231上的多个焊垫232，该芯片230的该有源面231朝向该承载器210，且这些焊垫232对应于该承载器210的该开口213。这些焊线240连接该芯片230的这些焊垫232与该承载器210的该下表面212的这些导接垫214，以电性连接该芯片230与该承载器210，由于芯片230贴设于该封装件220的该第二表面，不需再另外提供基板来承载该芯片230，因此可降低封装高度，且由于该封装件220设置于该承载器210的该上表面211，以及该芯片230通过这些焊线240电性连接该承载器210的该下表面212的这些导接垫214，可使该承载器210的该上表面211与该下表面212的线路配置空间较大。该半导体封装构造200可包含封胶体250，该封胶体250密封该封装件220、该芯片230与这些焊线240，该封胶体250可显露该封装件220的该第一表面221。该半导体封装构造200可另包含多个焊球260，这些焊球260设置于该承载器210的该下表面212的以连接外部电路板(图未绘出)，在本实施例中，该承载器210的该下表面212形成有多个焊球垫215，以供接合这些焊球260。请参阅图3A至3E，其为该半导体封装构造200的制造方法，首先，请参阅图3A，提供承载器210，该承载器210具有上表面211、下表面212、贯穿该上表面211与该下表面212的开口213以及多个形成于该下表面212的导接垫214。接着，请参阅图3B，设置封装件220于该承载器210的该上表面211并电性连接该承载器210，该封装件220具有第一表面221及第二表面222并包含有多个导接元件223，该封装件220以这些导接元件223电性连接该承载器210，该封装件220可为基板型(substrate type)封装构造或引线框架型(leadframe type)，如BGA(Ball Grid Array)封装构造或TSOP(ThinSmall Outline Package)封装构造，在本实施例中，该封装件220为TSOP(ThinSmall Outline Package)封装构造，这些导接元件223为引线框架的外接脚。接着，请参阅图3C，设置芯片230于该封装件220的该第二表面222，在本实施例中，该芯片230以粘胶粘着固定于该封装件220的该本文档来自技高网...
【技术保护点】
一种半导体封装构造，其包含：承载器，其具有上表面、下表面、贯穿该上表面及该下表面的开口以及多个形成于该下表面的导接垫；封装件，其设置于该承载器的该上表面，该封装件具有第一表面及第二表面，并包含有多个导接元件，该封装件以这些导接元件电性连接该承载器；芯片，其设置于该封装件的该第二表面，该芯片具有有源面及多个焊垫，该有源面朝向该承载器，且这些焊垫对应于该承载器的该开口；以及多个焊线，这些焊线连接这些焊垫与这些导接垫。
【技术特征摘要】
1.一种半导体封装构造，其包含承载器，其具有上表面、下表面、贯穿该上表面及该下表面的开口以及多个形成于该下表面的导接垫；封装件，其设置于该承载器的该上表面，该封装件具有第一表面及第二表面，并包含有多个导接元件，该封装件以这些导接元件电性连接该承载器；芯片，其设置于该封装件的该第二表面，该芯片具有有源面及多个焊垫，该有源面朝向该承载器，且这些焊垫对应于该承载器的该开口；以及多个焊线，这些焊线连接这些焊垫与这些导接垫。2.如权利要求1所述的半导体封装构造，其中该封装件为基板型封装构造或引线框架型封装构造。3.如权利要求1所述的半导体封装构造，其中这些导接元件选自于锡球或外接脚。4.如权利要求1所述的半导体封装构造，其另包含有封胶体，其封装该封装件、该芯片与这些焊线。5.如权利要求1所述的半导体封装构造，其另包含有多个焊球，这些焊球设置于该承载器的该下表面。6.一种半导体封装构造的制...
【专利技术属性】
技术研发人员：翁国良，李政颖，
申请(专利权)人：日月光半导体制造股份有限公司，
类型：发明
国别省市：71[中国|台湾]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。