具有用作识别标记的符号图案的半导体器件及其制造方法技术

一种半导体器件，包括：　　　　多个器件图案，形成在衬底表面上，构成部分电子电路；以及　　　　符号图案，形成在与所述器件图案同一层中，将要用作识别标记；　　　　其中，所述器件图案的宽度位于设计规则的图案宽度范围内，所述符号图案由隔离的多个要素图案形成，所述要素图案是线性图案或者点图案，并且所述要素图案的宽度大于等于所述设计规则的图案宽度范围的下限值的０．８倍，且小于等于所述设计规则的图案宽度范围的上限值的１．２倍。

【技术实现步骤摘要】

本专利技术涉及一种半导体器件及其制造方法，该半导体器件具有用作晶片、芯片、工艺等的识别标记的符号图案。
技术介绍
在半导体器件的制造中，为了进行工艺控制、产品控制等，在形成器件图案的同时，在半导体芯片或者在划片槽(scribe line)中形成诸如字符这样的符号图案。在制造期间或之后利用放大镜等观察所述符号图案，以用作产品和工艺的识别标记。JP-A-HEI-3-82051公开了一种半导体器件的制造方法，其通过在晶片上附设各个芯片之间不同的符号而能够识别从一个晶片分离出的每个芯片的位置。JP-A-2000-306822公开了一种半导体器件的制造方法，其通过形成由多个点图案构成的对准标记，即使在进行化学机械抛光(CMP)之后仍然能够识别对准标记。JP-A-2005-181560公开了一种半导体器件的制造方法，其通过设置比构成识别标记原始图案的线更细的线、或者通过设置小点来形成具有视觉可识别尺寸的符号图案，而能够抑制裂纹生成。传统上，根据可视性具有高优先级来确定用作识别标记的每个符号图案的线宽和形状。构成部分电路的器件图案的小型化进展使得符号图案的线宽要宽于同一层中的器件图案的线宽。符号图案可以包括没有包含在器件图案中的设计要素。例如，当形成其中埋入导电塞的通孔来连接上层和下层布线时，器件图案的设计要素仅包括三角形或正方形，而符号图案在一些情况下包括T字形或者交叉形状的设计要素。关于器件图案的尺寸和形状，优化用于形成器件图案的一系列晶片处理的条件，例如曝光、蚀刻、成膜以及CMP。因此，如果在形成器件图案的同时形成的符号图案的尺寸和形状与器件图案的尺寸和形状有很大不同，那么会出现多种问题。将参照图9A到图10D来描述这些问题的实例。参照图9A和图9D，将描述在符号图案的线宽与器件图案的线宽不同时出现的问题。图9A是衬底在形成器件图案的区域中的横截面视图，而图9B是衬底在形成符号图案的区域中的横截面视图。在衬底100上形成层间绝缘膜101。通过层间绝缘膜101形成包含导电塞的通孔105和对应于符号图案的凹口106。例如，通孔105的平面形状是边长约为0.5μm的正方形，而对应于符号图案的凹口106的线宽约为2μm。在使用钨膜110完全填充通孔105内部的情况下，将钨膜110沉积在层间绝缘膜101上。在这种情况下，尺寸比通孔105大的凹口106内部没有被钨膜110完全填充。如图9C和图9D所示，通过化学机械抛光(CMP)去除钨膜110的多余部分。钨导电塞110a保留在通孔105内，而钨膜110b保留在凹口106内。由于凹口106内部没有被钨膜110完全填充，因此在钨膜110b的表面上产生压陷111，反映出凹口106的内部形状。在CMP期间使用的浆料等有时残留在压陷111中，对后续的工艺有不利影响。如果将氧化硅膜等沉积在层间绝缘膜101上，则在压陷111的台阶部分氧化硅膜变薄。参照图10A和图10B，将描述当符号图案包含没有包含在器件图案中的设计要素时会出现的问题。如图10A和图10B所示，考虑到形成直线式的器件图案120和以直角弯曲的符号图案121的情况。器件图案120的线宽是例如0.5μm。符号图案121的直线部分的线宽与器件图案120的线宽相同。将抗蚀膜曝光以形成对应于器件图案120和符号图案121的开口时的曝光和显影条件被优化，以使得器件图案120的形状符合其目标形状。图10C和图10D示出实际形成的开口的实例。器件图案120的开口120A通常具有与目标器件图案120相同的形状。但是，符号图案121的开口121A在弯曲部分的位置变得比目标宽度宽。由于符号图案121的弯曲部分变得比目标宽度宽，因此如参照图9B和图9D所述，在CMP之后在表面上产生压陷。由于基本以直角弯曲的部分实际上是圆的，因此图案识别性降低。如果曝光条件被确定以便将弯曲部分的宽度设定为0.5μm，那么除了弯曲部分之外的直线部分变得比0.5μm窄。
技术实现思路
本专利技术的目的是提供一种半导体器件，其能够在符号图案形成工艺之后的工艺中抑制不利的影响。根据本专利技术的一个方案，提供了一种半导体器件，其包括多个器件图案，形成在衬底表面上，构成部分电子电路；以及符号图案，形成在与所述器件图案同一层中，将要用作识别标记；其中，所述器件图案的宽度位于设计规则的图案宽度范围内，所述符号图案由隔离的多个要素图案形成，所述要素图案是线性图案或者点图案，并且所述要素图案的宽度大于等于所述设计规则的图案宽度范围的下限值的0.8倍，且小于等于所述设计规则的图案宽度范围的上限值的1.2倍。根据本专利技术的另一个方案，提供了一种制造半导体器件的方法，其包括以下步骤在衬底的表面层中形成凹口，所述凹口包括构成部分电子电路的多个器件图案和将要用作识别标记的符号图案；在所述衬底上设置导电膜以填充所述凹口；以及通过化学机械抛光去除沉积在所述衬底的平坦表面上的导电膜，以留下所述凹口内的导电膜，其中，所述器件图案的宽度位于设计规则的图案宽度范围内，所述符号图案由隔离的多个要素图案形成，所述要素图案是线性图案或者点图案，并且所述要素图案的宽度大于等于所述设计规则的图案宽度范围的下限值的0.8倍，且小于等于所述设计规则的图案宽度范围的上限值的1.2倍。将符号图案的尺寸设定为满足上述条件，使得一般以与器件图案相同的精度来形成符号图案。因此，可以抑制因为符号图案的有缺陷形状而产生的不利影响。附图说明图1A和图1B分别是在制造根据实施例的半导体器件期间，器件图案区域和符号图案区域的横截面视图，并且图1C和图1D分别是图1A和图1B中所示区域的平面图。图1E和图1F分别是在制造根据实施例的半导体器件期间，器件图案区域和符号图案区域的横截面视图，并且图1G和图1H分别是图1E和1F所示区域的平面图。图1I、图1K和图1M分别是在制造根据实施例的半导体器件期间，器件图案区域的横截面视图，并且图1J、图1L和图1N分别是符号图案区域的横截面视图。图2A、图2E、图2I和图2L是示出识别标记的原始图案的视图，图2B到图2D是表示图2A中所示的原始图案的符号图案，图2F到图2H是表示图2E中所示的原始图案的符号图案，图2J和图2K是表示图2I中所示的原始图案的符号图案，以及图2M和图2N是表示图2L中所示的原始图案的符号图案。图3A是表示图2A中所示的原始图案的符号图案，图3B是表示图2I中所示的原始图案的符号图案，图3C是表示图2E中所示的原始图案的符号图案，图3D是表示图2L中所示的原始图案的符号图案。图4A是表示图2A中所示的原始图案的符号图案，图4B是表示图2I中所示的原始图案的符号图案，图4C是表示图2E中所示的原始图案的符号图案，图4D是表示图2L中所示的原始图案的符号图案。图5A、图5C和图5D是表示图2A中所示的原始图案的符号图案，以及图5B、5E和5F是表示图2I中所示的原始图案的符号图案。图6是半导体晶片的平面图。图7A和图7B是示出设置符号图案的区域的晶片平面图。图8是示出布线图案和通过使用虚设图案形成的符号图案的平面图。图9A和图9C是在制造根据现有技术的半导体器件期间，半导体器件的器件图案区域的横截面视图，以及图9B和9D是在制造根据现有技术的半导体器件期间，半导体器件的符号图案本文档来自技高网...

【技术保护点】
一种半导体器件，包括：多个器件图案，形成在衬底表面上，构成部分电子电路；以及符号图案，形成在与所述器件图案同一层中，将要用作识别标记；其中，所述器件图案的宽度位于设计规则的图案宽度范围内，所述符号图案由隔离的多个要素图案形成，所述要素图案是线性图案或者点图案，并且所述要素图案的宽度大于等于所述设计规则的图案宽度范围的下限值的０．８倍，且小于等于所述设计规则的图案宽度范围的上限值的１．２倍。

【技术特征摘要】
1.一种半导体器件，包括多个器件图案，形成在衬底表面上，构成部分电子电路；以及符号图案，形成在与所述器件图案同一层中，将要用作识别标记；其中，所述器件图案的宽度位于设计规则的图案宽度范围内，所述符号图案由隔离的多个要素图案形成，所述要素图案是线性图案或者点图案，并且所述要素图案的宽度大于等于所述设计规则的图案宽度范围的下限值的0.8倍，且小于等于所述设计规则的图案宽度范围的上限值的1.2倍。2.根据权利要求1所述的半导体器件，其中所述多个要素图案中相邻的要素图案之间的最小间隔大于等于所述多个器件图案中相邻的器件图案之间的最小间隔的0.8倍。3.根据权利要求1所述的半导体器件，其中所述设计规则的图案宽度范围的上限值小于等于1μm。4.根据权利要求1所述的半导体器件，其中所述衬底是分割为多个芯片之前的晶片，在所述晶片的表面上定义由划片槽划分的多个器件区域，在所述器件区域内设置所述器件图案，并且在所述划片槽内设置所述符号图案。5.根据权利要求1所述的半导体器件，其中所述符号图案表示从识别标记演变的原始图案，所述识别标记的所述原始图案包括弯曲部分或者交叉部分，所述符号图案具有设置在与所述原始图案的所述弯曲部分或者所述交叉部分相对应的位置处的点图案。6.根据权利要求1所述的半导体器件，其中由没有设置构成所述符号图案的多个要素图案的区域来表示从识别标记演变的原始图案。7.根据权利要求1所述的半导体器件，其中所述器件图案和所述符号图案的所述要素图案包括填充在所述衬底的表面层中形成的凹口的部件。8.一种制造半导体器件的方法，包括以下步骤在衬底的表面层中形...

【专利技术属性】
技术研发人员：吉田臣希，牛田文雄，直理修久，尾崎康孝，
申请(专利权)人：富士通株式会社，
类型：发明
国别省市：JP