一种单节点与多节点互联和切换的电路和服务器制造技术

本发明专利技术公开了一种单节点与多节点互联和切换的电路，包括：一个处理节点；若干请求节点；PCIE Switch芯片，所述PCIE Switch芯片一端与所述若干请求节点相连，另一端与所述处理节点相连；CPLD芯片，所述CPLD芯片一端与所述若干请求节点相连，另一端与所述PCIE Switch芯片相连，其中，所述CPLD芯片配置用于接收所述若干请求节点发送的请求信号，并基于所述请求信号向所述PCIE Switch芯片发送控制指令，所述PCIE Switch芯片配置用于基于所述控制指令选择一个所述请求节点与所述处理节点互联。本发明专利技术还公开了对应的服务器。本发明专利技术还公开了对应的服务器。本发明专利技术还公开了对应的服务器。

【技术实现步骤摘要】
一种单节点与多节点互联和切换的电路和服务器


[0001]本专利技术涉及数据传输
，尤其涉及一种单节点与多节点互联和切换的电路和服务器。

技术介绍

[0002]在传统的服务器GPU(graphics processing unit，图形处理器)与CPU(central processing unit，中央处理器)互联系统中，GPU都是单对单互联，在多路CPU的系统中，如果某个CPU没有连接GPU，这个CPU需要使用到GPU的情况下，就需要通过CPU之间的互联信号进行数据传递，不能直接与GPU进行数据传输。
[0003]现有方案中，GPU与主CPU单点连接，当多路CPU的系统中，没有连接GPU的CPU需要用到GPU处理单元的时候，需要通过与CPU之间的互联信号将要处理的数据传送到与GPU连接的主CPU再进行数据处理。这样数据处理响应不及时，同时也造成CPU、GPU资源的浪费。

技术实现思路

[0004]为解决上述问题，本专利技术实施例的目的在于提出一种单节点与多节点互联和切换的电路和服务器，通过PCIE Switch切换GPU与多个CPU之间的互联，实现根据图像处理需求自动切换相应的CPU连接，节约了资源，提高了效率。
[0005]基于上述目的，本专利技术实施例的一方面提供了一种单节点与多节点互联和切换的电路，包括：一个处理节点；若干请求节点；PCIE Switch芯片，所述PCIE Switch芯片一端与所述若干请求节点相连，另一端与所述处理节点相连；CPLD芯片，所述CPLD芯片一端与所述若干请求节点相连，另一端与所述PCIE Switch芯片相连，其中，所述CPLD芯片配置用于接收所述若干请求节点发送的请求信号，并基于所述请求信号向所述PCIE Switch芯片发送控制指令，所述PCIE Switch芯片配置用于基于所述控制指令选择一个所述请求节点与所述处理节点互联。
[0006]在一些实施方式中，所述处理芯片进一步配置用于：所述处理节点为图形处理器，所述请求节点为中央处理器。
[0007]在一些实施方式中，所述CPLD芯片进一步配置用于：响应于接收到若干请求节点发送的请求信号，则判断所述请求信号的优先级，并基于所述请求信号的优先级向所述PCIE Switch芯片发送控制指令。
[0008]在一些实施方式中，所述PCIE Switch芯片进一步配置用于：响应于对所述CPLD芯片发送的控制指令处理完成，则向所述CPLD芯片返回完成信号。
[0009]在一些实施方式中，所述CPLD芯片进一步配置用于：响应于接收到所述CPLD芯片返回的所述完成信号，则向对应的所述请求节点发送互联信号。
[0010]在一些实施方式中，所述请求节点进一步配置用于：响应于接收到所述CPLD芯片发送的所述互联信号，则通过PCI扫描与所述处理节点建立连接，并进行数据传输和相关操作。
[0011]本专利技术实施例的另一方面，还提供了一种服务器，包括如下所述的单节点与多节点互联和切换的电路：一个处理节点；若干请求节点；PCIE Switch芯片，所述PCIE Switch芯片一端与所述若干请求节点相连，另一端与所述处理节点相连；CPLD芯片，所述CPLD芯片一端与所述若干请求节点相连，另一端与所述PCIE Switch芯片相连，其中，所述CPLD芯片配置用于接收所述若干请求节点发送的请求信号，并基于所述请求信号向所述PCIE Switch芯片发送控制指令，所述PCIE Switch芯片配置用于基于所述控制指令选择一个所述请求节点与所述处理节点互联。
[0012]在一些实施方式中，所述处理芯片进一步配置用于：所述处理节点为图形处理器，所述请求节点为中央处理器。
[0013]在一些实施方式中，所述CPLD芯片进一步配置用于：响应于接收到若干请求节点发送的请求信号，则判断所述请求信号的优先级，并基于所述请求信号的优先级向所述PCIE Switch芯片发送控制指令。
[0014]在一些实施方式中，所述PCIE Switch芯片进一步配置用于：响应于对所述CPLD芯片发送的控制指令处理完成，则向所述CPLD芯片返回完成信号。
[0015]在一些实施方式中，所述CPLD芯片进一步配置用于：响应于接收到所述CPLD芯片返回的所述完成信号，则向对应的所述请求节点发送互联信号。
[0016]在一些实施方式中，所述请求节点进一步配置用于：响应于接收到所述CPLD芯片发送的所述互联信号，则通过PCI扫描与所述处理节点建立连接，并进行数据传输和相关操作。
[0017]本专利技术具有以下有益技术效果：通过PCIE Switch切换GPU与多个CPU之间的互联，实现根据图像处理需求自动切换相应的CPU连接，节约了资源，提高了效率。
附图说明
[0018]为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的实施例。
[0019]图1为本专利技术提供的单节点与多节点互联和切换的电路的实施例的示意图；
[0020]图2为本专利技术提供的服务器的实施例的示意图。
具体实施方式
[0021]为使本专利技术的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本专利技术实施例进一步详细说明。
[0022]需要说明的是，本专利技术实施例中所有使用“第一”和“第二”的表述均是为了区分两个相同名称非相同的实体或者非相同的参量，可见“第一”“第二”仅为了表述的方便，不应理解为对本专利技术实施例的限定，后续实施例对此不再一一说明。
[0023]基于上述目的，本专利技术实施例的第一个方面，提出了单节点与多节点互联和切换的电路的实施例。图1示出的是本专利技术提供的单节点与多节点互联和切换的电路的实施例的示意图。如图1所示，本专利技术实施例包括：
[0024]一个处理节点100；
[0025]若干请求节点200、201；
[0026]PCIE Switch芯片300，PCIE Switch芯片300一端与若干请求节点200、201相连，另一端与处理节点100相连；
[0027]CPLD芯片400，CPLD芯片400一端与若干请求节点200、201相连，另一端与PCIE Switch芯片300相连，
[0028]其中，CPLD芯片400配置用于接收若干请求节点200、201发送的请求信号，并基于请求信号向PCIE Switch芯片300发送控制指令，PCIE Switch芯片300配置用于基于控制指令选择一个请求节点200、201与处理节点100互联。虽然以两个请求节点为例进行说明，但是根据需要，其他数量的请求节点也包含在本专利技术的范围内。
[0029]在本实施例中，若干请求节点200、201发出的请求信号给到CPLD芯片400，请求信号默认空本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种单节点与多节点互联和切换的电路，其特征在于，包括：一个处理节点；若干请求节点；PCIE Switch芯片，所述PCIE Switch芯片一端与所述若干请求节点相连，另一端与所述处理节点相连；CPLD芯片，所述CPLD芯片一端与所述若干请求节点相连，另一端与所述PCIE Switch芯片相连，其中，所述CPLD芯片配置用于接收所述若干请求节点发送的请求信号，并基于所述请求信号向所述PCIE Switch芯片发送控制指令，所述PCIE Switch芯片配置用于基于所述控制指令选择一个所述请求节点与所述处理节点互联。2.根据权利要求1所述的单节点与多节点互联和切换的电路，其特征在于，所述处理节点为图形处理器，所述请求节点为中央处理器。3.根据权利要求1所述的单节点与多节点互联和切换的电路，其特征在于，所述CPLD芯片进一步配置用于：响应于接收到若干请求节点发送的请求信号，则判断所述请求信号的优先级，并基于所述请求信号的优先级向所述PCIE Switch芯片发送控制指令。4.根据权利要求1所述的单节点与多节点互联和切换的电路，其特征在于，所述PCIE Switch芯片进一步配置用于：响应于对所述CPLD芯片发送的控制指令处理完成，则向所述CPLD芯片返回完成信号。5.根据权利要求4所述的单节点与多节点互联和切换的电路，其特征在于，所述CPLD芯片进一步配置用于：响应于接收到所述CPLD芯片返回的所述完成信号，则向对应的所述请求节点发送互联信号。6.根据权利要求5所述的单节点与多节点互联和切换的电路，其特征在于，所述请求节点配置用于：响应于接收到所述CPLD芯片发...

【专利技术属性】
技术研发人员：王焕超，于泉泉，刘闻禹，闫玉婕，韩煦，
申请(专利权)人：苏州浪潮智能科技有限公司，
类型：发明
国别省市：