本发明专利技术涉及一种半导体电路，包括电源电压生成电路；第一电路，具有晶体管，其中该晶体管与该电源电压生成电路相连，并且通过利用电子自旋的自由度来改变漏极电流值，用以改变源极和漏极的自旋状态；以及主要功能电路，其与该第一电路相连并且具有主功能。通过该漏极电流值来选择该主功能电路是否工作。因此可以通过简单的电路结构来调整该电路的工作速度。
【技术实现步骤摘要】
本专利技术涉及一种使用场效应晶体管的半导体电路，其中该场效应 晶体管具有自旋相关传输特性，以及一种使用该半导体电路的半导体 器件。
技术介绍
近年来，随着半导体电路没有工作时(待机期间)由流经晶体管 的泄漏电流引起的功耗增加的问题，已经开发出了更小的半导体元件。 许多电路技术已经被开发出来，并且被实现作为解决该泄漏电流增加 的措施。与仅仅通过降低电源电压VDD及晶体管的阈值电压Vth来増加速度的传统技术不同，这些电路技术更主动地控制电源电压Vdd及 阈值电压Vth。日本特开专利申请No.2004-111904 (图17)中描述了这些传统技 术；Sugahara， S. Ferromagnet/semiconductor hybrid device using epitaxial ferromagnetic tunnel junctioins-Creation of group IV ferromagnetic semiconductors and application thereof to spin device,日本 禾斗学与技术厅Promoting basic research in prioritized research fields-Individual Research (aka: sakigake ) First Class: Results Report(48-50页，图5和6);以及Sugahara, S Tanaka, M. Spin MOSFET and its applications, The 134th Topical Symposium of the Magnetics Society of Japan, The 22th Symposium of the Magnetic Artificial Structured Thin Film, Physical Properties and Functions Joint SeminarPresent and future of spin electronics, (93-100页)；以及其他出版 物。特别地， 一种用于切断电路电功率的技术被引入这里作为更主动 地控制电源电压VDD及阈值电压Vth技木的例子，其中利用具有多个 不同电源电压和阈值电压的多个晶体管，在待机期间不使用该电路。其他例子包括通过调整加在硅衬底上的偏压来动态地改变晶体 管的阈值电压Vth的技木；在电路工作期间动态地调整电源电压VDD 的技术；以及其他技术。该vdd-跳变技术以及其他技术作为在电路工 作期间切换多个电源电压技术的例子是已知的。单极晶体管(场效应晶体管FET)的阈值电压Vra被认为是当 漏极电流lD迅速增加时的栅极-源极电压Vcjs。有许多种用来提取该阈值电压Vth的方法，并且这些方法在概念上都具有例如图1中所示的关系。使用具有不同阈值电压的多个晶体管，用于切断在待机状态下没有使用的电路的电功率的技术的例子包括使用MTCMOS (多阈值电压 CMOS (互补金属氧化物半导体))以及电源栅(功率门控)。具体来 说，电源开关(功率开关)被提供给具有低阈值电压的电路，并且通 过在待机期间切换该电源开关来切断未被使用电路的供电，从而降低 了泄漏电流。双输入NAND门将被用于描述例子。图2A示出了没有 配备电源开关的双输入NAND门的门电平电路符号，并且图2B为晶 体管级的图2A所示的门的电路图。图3A示出了配备电源开关的双输 入NAND门的门级电路符号，并且图3B为晶体管级的图3A所示的门 的电路图。在图2A和2B所示的双输入NAND门中，假设使用了具有高阈值电压vte的晶体管，并且使用具有高阈值电压(高阈值电压高vth)的NMOS晶体管211和具有高阈值电压(高VTH)的PMOS晶体管212 来形成具有高阈值电压(高Vth)的NAND电路215。在NAND电路 215中使用了两个输入A和B，并且用字母Z表示输出。在图3A和3B所示的双输入NAND门中，主要地假设使用了具有 低阈值电压VTH的晶体管，并且使用具有低阈值电压(低阈值电压低 VTH)的NMOS晶体管213和具有低阈值电压(低VTH)的PMOS晶 体管214来形成具有低阈值电压(低VTH)的NAND电路216。具有高 阈值电压(高Vth)的NMOS晶体管211被用作电源开关。在图2所示的高VTH NAND电路215中，泄漏电流非常小并且不 会造成实际问题。但是，当每个晶体管都被改为低VTH晶体管，而不 修改图2B中所示NAND电路215的结构时，则泄漏电流就会增加至 实现起来会有问题的程度。在具有如图3所示的电源开关的低VTH NAND门中，在正常工作 期间，高VTH电源开关(NMOS晶体管211)被接通，在待机期间， 电源开关(NMOS晶体管211)被断开，因此在待机期间能够切断泄漏 电流。在电路设计中，首先使用图3B所示的高VTHNAND电路215来 设计整个电路。接着确定该电路的关键路径，并且将该关键路径上的 门转换为能够高速工作的低VTHNAND电路216。具有例如3中所示电 源开关的低VTHNAND门被用在该转换中。在该电路的正常工作期间， 电源开关(NMOS晶体管211)被接通，以允许高速工作，在待机期间 该电源开关(NMOS晶体管211)被断开，借此降低了待机期间的泄漏 电流。按照与使用双输入NAND门描述的例子相同的方式，与接地 (GND)侧上配备的电源开关(NMOS晶体管211)相同类型的电源 开关也被提供给电源电压VDD，因此在待机期间能够切断提供给未被使 用的电路块的电源，从而能够降低待机期间的泄漏电流。一种使用了对加在晶体管的硅衬底上的偏压(衬底偏压)进行调 整的方案(衬底偏压方案)的技术被引入这里，作为在电路的正常土作期间动态地控制晶体管的阈值电压Vth技木的例子。该技术的优点在于，当偏压被加在晶体管的硅衬底上时该阈值电压Vra会发生变化。 晶体管的硅衬底通常与GND相连，但是在该衬底偏压方案中，晶体管 的硅衬底没有与GND相连，并且电位被加在该硅衬底上，用于调整该晶 体管的阈值电压VTH。当衬底偏压增加时，硅衬底与漏极-源极之间的电位差降低，并且沟道下的耗尽层的宽度降低。因此，该值接近于晶体管的ON状态，并 且该晶体管的阈值电压Vth減小。其中将正电压(NMOS晶体管的情 况下；PMOS晶体管情况下，负电压)用作衬底偏压来降低晶体管阈值 电压VTH的方案被称为正向偏压方案。相对地，由于当衬底偏压降低 时沟道下的耗尽层的宽度增加，因此该值接近于晶体管的OFF状态， 并且该晶体管的阈值电压Vth増加。其中将负电压(NMOS晶体管的 情况下；PMOS晶体管情况下，正电压)用作衬底偏压来增加晶体管阈 值电压Vra的方案被称为反向偏压方案。通过上述衬底偏压方案的动态应用，可以在待机期间防止泄漏电 流增加。例如，通过在待机期间增加晶体管的闺值电压Vra就能够显 著地降低泄漏电流。并且，通过根据电路的处理负载，温度增加，以 及其他条件来不断地改变晶体管的阈值电压VTH，也能够降低电路正常 工作期间的泄漏电流。也可以按照与晶体管的阈值电压Vth相同的方式，通本文档来自技高网...
【技术保护点】
一种半导体电路，包括： 电源电压生成电路； 具有晶体管的第一电路，其中该晶体管与该电源电压生成电路相连，并且通过利用电子自旋的自由度来改变漏极电流值，从而改变源极和漏极的自旋状态；以及 主要功能电路，其与所述第一电路相连并且具有主要功能；其中 该半导体电路根据所述漏极电流值来改变所述主要功能电路的工作速度。
【技术特征摘要】
JP 2006-8-16 2006-2220381.一种半导体电路，包括电源电压生成电路；具有晶体管的第一电路，其中该晶体管与该电源电压生成电路相连，并且通过利用电子自旋的自由度来改变漏极电流值，从而改变源极和漏极的自旋状态；以及主要功能电路，其与所述第一电路相连并且具有主要功能；其中该半导体电路根据所述漏极电流值来改变所述主要功能电路的工作速度。2. 根据权利要求1的半导体电路，其中所述主要功能电路的功耗 根据所述漏极电流值发生变化。3. 根据权利要求1的半导体电路，其中所述晶体管的所述源极和漏极由铁磁性金属或半金属性铁磁体构 成；以及该沟道区域由铁磁性半导体构成。4. 根据权利要求2的半导体电路，其中所述晶体管的所述源极和漏极由铁磁性金属或半金属性铁磁体构 成；以及该沟道区域由铁磁性半导体构成。5. —种半导体电路，包括 电源电压生成电路；具有晶体管的第二电路，其中该晶体管与该电源电压生成电路相 连，并且能够利用电子自旋的自由度将阈值提供给漏一源电压，在所 述阈值处漏极电流流动，用以改变源极和漏极的自旋状态；以及主要功能电路，其与所述第二电路相连并且具有主要功能；其中 当所述漏一源电压等于或者小于阈值，并且该栅极电压...
【专利技术属性】
技术研发人员：高取宪一，
申请(专利权)人：NEC液晶技术株式会社，
类型：发明
国别省市：JP[]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。