一种双功能区共单CCDL传输体系制造技术

本发明专利技术提供了一种双功能区共单CCDL传输体系，所述体系包括主处理器功能区、I/O处理器功能区以及主处理器直接控制接口区，其中所述I/O处理器功能区和所述主处理器直接控制接口区均与总线选择电路连接，所述总线选择电路与交叉传输接口CCDL连接。本发明专利技术所提供的双功能区共单CCDL传输体系，面向机载嵌入式容错计算机的单节点内CCDL通讯接口功能提出的，可以针对不同的应用环境需求特性，将CCDL通讯接口功能设置在不同的功能区运行。能设置在不同的功能区运行。能设置在不同的功能区运行。

【技术实现步骤摘要】
一种双功能区共单CCDL传输体系


[0001]本专利技术属于航空机载嵌入式计算机领域，具体涉及一种双功能区共单CCDL传输体系。

技术介绍

[0002]航空机载容错计算机的单节点的功能结构组成如图2所示，单节点的功能一般包括3个功能区，功能区1：主处理器功能，功能区2：以DSP为核心处理的智能I/O处理区，功能区3：主处理器直接控制接口区。作为容错计算机多节点间实现数据通讯的CCDL接口，通道交叉数据链路)是节点必备的功能接口电路。当CCDL电路位于功能区2时，主处理区发送接收数据的流程示意如图3所示，主处理器通过双口存储器缓存需要发送或接收的CCDL数据，由DSP实现对CCDL交叉传输接口的控制访问，这种数据传输结构可以有效减少功能区1中主处理器的工作负荷，并且通过双口存储器实现具有灵活可变的数据空间设置，其主要的缺点是对CCDL数据传输的实时性偏弱，原因是DSP的固有运行周期导致CCDL数据的传递时间中额外增加了毫秒级的延迟。当CCDL通讯接口位于功能区3时(如图4所示)，由主处理器直接控制CCDL数据的传输(如图5所示)属于强实时的控制组织结构，其不足之处则在于增加了处理器的工作负荷。通常容错计算机内单节点的CCDL通讯接口功能针对应用需求一次性完成硬件设计后则不可变更。
[0003]因此，需为单节点针对CCDL通讯接口设计一种新的传输接口，以适应在不同特性需求应用环境内的使用。

技术实现思路

[0004]为了解决上述问题，本专利技术提供了一种双功能区共单CCDL传输体系，以适应在不同特性需求应用环境内的使用。
[0005]本专利技术的目的在于，提供一种双功能区共单CCDL传输体系，所述体系包括主处理器功能区、I/O处理器功能区以及主处理器直接控制接口区，其中所述I/O处理器功能区和所述主处理器直接控制接口区均与总线选择电路连接，所述总线选择电路与交叉传输接口CCDL连接。
[0006]本专利技术所提供的双功能区共单CCDL传输体系，还具有这样的特征，所述I/O处理器功能区通过主处理器总线与所述主处理器功能区连接，所述I/O处理器功能区包括依次连接的双口存储器和DSP处理器。
[0007]本专利技术所提供的双功能区共单CCDL传输体系，还具有这样的特征，所述DSP处理器通过I/O处理器总线与所述总线选择电路连接。
[0008]本专利技术所提供的双功能区共单CCDL传输体系，还具有这样的特征，所述主处理器直接控制接口区包括控制寄存器总线选择位和锁存输出，所述控制存储器总线选择位通过主处理器总线与所述主处理器功能区连接。
[0009]本专利技术所提供的双功能区共单CCDL传输体系，还具有这样的特征，所述锁存输出
生成总线选择信号，将所述总线选择信号输送给总线选择电路，所述总线选择电路与所述主处理器总线直接连接。
[0010]本专利技术所提供的双功能区共单CCDL传输体系，还具有这样的特征，所述总线选择电路通过接口总线与交叉传输接口CCDL连接。
[0011]与现有技术相比，本专利技术的有益效果：
[0012]本专利技术所提供的双功能区共单CCDL传输体系，面向机载嵌入式容错计算机的单节点内CCDL通讯接口功能提出的，可以针对不同的应用环境需求特性，将CCDL通讯接口功能设置在不同的功能区运行。
附图说明
[0013]为了更清楚地说明本专利技术的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0014]图1为本专利技术提供的双功能区共单CCDL传输体系的结构示意图；
[0015]图2为CCDL通讯接口位于功能区2的节点功能组织结构图；
[0016]图3为CCDL通讯接口位于功能区2的数据流程示意图；
[0017]图4为CCDL通讯接口位于功能区3的节点功能组织结构图；
[0018]图5为CCDL通讯接口位于功能区3的数据流程示意图。
具体实施方式
[0019]为了使本专利技术实现的技术手段、创作特征、达成目的与功效易于明白了解，以下实施例结合附图对本专利技术所提供的检测方法作具体阐述。
[0020]在本专利技术实施例的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本专利技术创造和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本专利技术创造的限制。
[0021]此外，术语“第一”、“第二”、“第三”等仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”等的特征可以明示或者隐含地包括一个或者更多个该特征。在本专利技术创造的描述中，除非另有说明，“多个”的含义是两个或两个以上。
[0022]术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以通过具体情况理解上述术语在本专利技术创造中的具体含义。
[0023]如图1所示，本专利技术提供了一种双功能区共单CCDL传输体系，所述体系包括主处理器功能区、I/O处理器功能区以及主处理器直接控制接口区，其中所述I/O处理器功能区和所述主处理器直接控制接口区均与总线选择电路连接，所述总线选择电路与交叉传输接口CCDL连接。
[0024]在部分实施例中，所述I/O处理器功能区通过主处理器总线与所述主处理器功能区连接，所述I/O处理器功能区包括依次连接的双口存储器和DSP处理器。
[0025]在部分实施例中，所述DSP处理器通过I/O处理器总线与所述总线选择电路连接。
[0026]在部分实施例中，所述主处理器直接控制接口区包括控制寄存器总线选择位和锁存输出，所述控制存储器总线选择位通过主处理器总线与所述主处理器功能区连接。
[0027]在部分实施例中，所述锁存输出生成总线选择信号，将所述总线选择信号输送给总线选择电路，所述总线选择电路与所述主处理器总线直接连接。
[0028]在部分实施例中，所述总线选择电路通过接口总线与交叉传输接口CCDL连接。
[0029]工作流程：
[0030]在使用过程中，控制寄存器总线选择位由主处理器通过主处理器总线执行位置操作。控制寄存器总线选择位被置位后(0或1)经过锁存产生总线选择信号输出连接总线选择电路，总线选择电路依据总线选择信号的状态，互斥选择主处理器总线还是I/O处理器总线，连通访问交叉传输接口CCDL的接口总线；控制寄存器总线选择位被置“0”时，主处理器总线连通总线接口，CCDL通本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种双功能区共单CCDL传输体系，其特征在于，所述体系包括主处理器功能区、I/O处理器功能区以及主处理器直接控制接口区，其中所述I/O处理器功能区和所述主处理器直接控制接口区均与总线选择电路连接，所述总线选择电路与交叉传输接口CCDL连接。2.根据权利要求1所述的双功能区共单CCDL传输体系，其特征在于，所述I/O处理器功能区通过主处理器总线与所述主处理器功能区连接，所述I/O处理器功能区包括依次连接的双口存储器和DSP处理器。3.根据权利要求2所述的双功能区共单CCDL传输体系，其特征在于，所述DSP处理器通过I/O处理器...

【专利技术属性】
技术研发人员：王萌，段小虎，万寒月，王国静，马超，张鹏利，
申请(专利权)人：中国航空工业集团公司西安航空计算技术研究所，
类型：发明
国别省市：