集成电路中的电压毛刺检测制造技术

一种用于硬件安全性的集成电路包括电压毛刺检测处理系统，所述电压毛刺检测处理系统包括：振荡器电路，所述振荡器电路生成并输出为电源电压的函数的本地振荡器时钟；以及计数器，所述计数器由所述振荡器电路计时以生成至少一个计数值；以及捕获区段，所述捕获区段将所述至少一个计数值同步到系统时钟域中以用于检测所述电源电压中的电压毛刺。于检测所述电源电压中的电压毛刺。于检测所述电源电压中的电压毛刺。

【技术实现步骤摘要】
集成电路中的电压毛刺检测


[0001]本公开大体上涉及数据处理系统中的安全性保护，且更具体地，涉及用于防止包括集成电路的装置中的故障攻击的电源电压毛刺检测技术。

技术介绍

[0002]例如汽车控制器芯片、机顶盒系统、芯片卡和其它芯片上系统(SoC)电路等数据处理系统越来越容易受到电源电压毛刺攻击，例如，所述电源电压毛刺攻击可包括正电压毛刺或负电压毛刺以到达或处理所存储数据。一种显要的黑客技术是所谓的毛刺攻击，其中施加电压尖峰。这可能致使芯片的集成电路(IC)的晶体管以不合需要和不可预测的方式切换状态。例如，施加到电源电压的电压毛刺可暂时改变晶体管或逻辑门的阈值电压，从而使得嵌入式中央处理单元(CPU)的逻辑“跳过”指令，且随后使得CPU忽略由CPU执行的软件中的特定安全检查，由此黑客可控制逻辑的部分，在数据加密之前劫持所述数据，获得关于装置架构的信息等等。
[0003]用于检测电压毛刺的一种常见方法是将例如电压传感器的模拟检测器连接到芯片的电压供应线路。然而，所述电压供应线路不容易移植到其它工艺节点，例如16nm FinFET工艺，这使得模拟传感器系统的集成更困难。

技术实现思路

[0004]如将了解，如所公开的实施例包括至少以下实施例。在一个实施例中，一种用于硬件安全性的集成电路包括电压毛刺检测处理系统，所述电压毛刺检测处理系统包括：振荡器电路，所述振荡器电路生成并输出为电源电压的函数的本地振荡器时钟；以及计数器，所述计数器由所述环形振荡器计时以生成至少一个计数值；以及捕获区段，所述捕获区段将所述至少一个计数值同步到系统时钟域中以用于检测所述电源电压中的电压毛刺。
[0005]所述用于硬件安全性的集成电路的替代实施例包括以下特征中的一个或其任何组合。
[0006]所述电压毛刺检测处理系统另外包括时钟脉冲门，所述时钟脉冲门从所述本地振荡器时钟生成门控时钟以控制所述纹波计数器接收所述本地振荡器时钟。
[0007]所述捕获区段在响应于所述门控时钟的所述计数值的稳定周期之后将所述计数值同步到所述系统时钟域中。
[0008]所述本地振荡器时钟停止以允许所述计数值在所述稳定周期内稳定下来。
[0009]所述纹波计数器具有用于将所述至少一个计数值清零的复位输入。
[0010]在每一周期之后，捕获所述计数器的所述至少一个计数值的当前值，并且将所述计数器复位以建立新周期。
[0011]所述计数器在所述门控时钟的时钟边沿上递增至少一个计数值，并且从所述时钟脉冲门输出的所述门控时钟在计数脉冲的上升边沿处提供，且被施加到所述计数脉冲。
[0012]所述至少一个计数器值直接取决于在所述时钟脉冲门打开且所述本地振荡器时
钟穿过所述时钟脉冲门到达所述计数器的测量周期期间的所述电源电压，并且所述电压毛刺检测处理系统的分辨率由所述测量周期中的环形振荡器时钟的数目确定。
[0013]所述集成电路另外包括错误检测系统，其中所述至少一个计数值从所述计数器输出到所述错误检测系统，当所述至少一个计数值与参考值相差预定裕度时，所述错误检测系统生成错误信号。
[0014]所述集成电路另外包括参考调适函数，其中所述参考值以规则时间间隔调适到在上一时间间隔中接收到的所述计数值的平均值。
[0015]所述集成电路另外包括多个时钟脉冲门，所述时钟脉冲门中的每一个生成到与所述时钟脉冲门并联的多个计数器中的计数器的门控时钟，所述多个计数器在系统时钟的每一时钟循环中生成连续的毛刺检测。
[0016]所述集成电路另外包括时钟和捕获控制模块，所述时钟和捕获控制模块将时钟启用信号输出到所述时钟脉冲门，使得响应于所述本地振荡器时钟的所述门控时钟一次仅被施加到所述计数器中的一个计数器。
[0017]所述时钟脉冲门是逻辑“与”门，所述逻辑“与”门各自具有用于从所述环形振荡器接收所述本地振荡器时钟的第一输入和用于从所述时钟和捕获控制模块接收所述时钟启用信号的第二输入。
[0018]所述集成电路另外包括选择器，所述选择器控制所述计数器的输出，使得每次一个计数值被所述捕获区段捕获。
[0019]在一个实施例中，一种用于芯片上系统装置(SOC)的电压毛刺检测处理系统，包括：振荡器电路，所述振荡器电路生成并输出为电源电压的函数的本地振荡器时钟；以及计数器，所述计数器由所述环形振荡器计时以生成至少一个计数值，所述计数值与系统时钟同步以检测所述电源电压中的电压毛刺。
[0020]所述电压毛刺检测处理系统的替代实施例包括以下特征中的一个或其任何组合。
[0021]所述电压毛刺检测处理系统另外包括时钟脉冲门(204)，所述时钟脉冲门控制所述本地振荡器时钟以允许从所述计数器输出的所述至少一个计数值在被捕获到所述系统时钟的域中之前稳定下来，使得所述时钟值与所述电源电压具有直接关系。
[0022]所述计数器的所述至少一个计数值由所述本地振荡器时钟计时，在由所述系统时钟限定的固定时间帧中取样，且与后续计数值相比较。
[0023]所述电压毛刺检测处理系统另外包括多个时钟脉冲门，所述时钟脉冲门中的每一个生成到与所述时钟脉冲门并联的多个计数器中的计数器的门控时钟，所述多个计数器在系统时钟的每一时钟循环中生成连续的毛刺检测。
[0024]所述系统被构造和布置成用作频率监测器。
[0025]在一个实施例中，一种用于检测硬件安全集成电路处的电源电压毛刺攻击的方法，包括：根据电源电压生成第一时钟；响应于所述第一时钟生成计数值；以及将所述计数值同步到第二时钟域中以检测所述电源电压中的电压毛刺。
[0026]所述电压毛刺检测处理系统的替代实施例包括以下特征中的一个或其任何组合。
[0027]所述第一时钟为本地振荡器时钟，且所述第二时钟为系统时钟。
附图说明
[0028]本专利技术借助于例子示出且不受附图的限制，在附图中，类似标记指示类似元件。为了简单和清晰起见而示出图中的元件，并且这些元件不一定按比例绘制。
[0029]图1是根据本公开的所选实施例的计算机芯片的框图。
[0030]图2是根据本公开的所选实施例的电压毛刺检测器的框图。
[0031]图3是示出根据本公开的所选实施例的由图1和2的电压毛刺检测器执行的同步过程的不同阶段的一组时序波形。
[0032]图4是根据本公开的所选实施例的另一电压毛刺检测处理系统的框图。
[0033]图5是示出根据本公开的所选实施例的图4的电压毛刺检测器的同步过程的不同阶段的一组时序波形。
[0034]图6是根据本公开的所选实施例的包括电压毛刺检测器的汽车微控制器的框图。
[0035]图7是示出根据本公开的所选实施例的用于检测和防止数据处理系统上的毛刺攻击的方法的流程图。
具体实施方式
[0036]为了解决所属领域的技术人员已知的现代毛刺检测器的上述不足和其它缺点，本专利技术概念的实施例包括使用计算机芯片或集成电路(IC)等的数字核心中的标本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种用于硬件安全性的集成电路，其特征在于，包括：电压毛刺检测处理系统，所述电压毛刺检测处理系统包括：振荡器电路，所述振荡器电路生成并输出为电源电压的函数的本地振荡器时钟；计数器，所述计数器由所述振荡器电路计时以生成至少一个计数值；以及捕获区段，所述捕获区段将所述至少一个计数值同步到系统时钟域中以用于检测所述电源电压中的电压毛刺。2.根据权利要求1所述的集成电路，其特征在于，所述电压毛刺检测处理系统另外包括：时钟脉冲门，所述时钟脉冲门从所述本地振荡器时钟生成门控时钟以控制所述计数器接收所述本地振荡器时钟。3.根据权利要求2所述的集成电路，其特征在于，所述计数器在所述门控时钟的时钟边沿上递增至少一个计数值，并且从所述时钟脉冲门输出的所述门控时钟在计数脉冲的上升边沿处提供。4.根据权利要求2所述的集成电路，其特征在于，所述至少一个计数器值直接取决于在所述时钟脉冲门打开且所述本地振荡器时钟穿过所述时钟脉冲门到达所述计数器的测量周期期间的所述电源电压，并且其中所述电压毛刺检测处理系统的分辨率由所述测量周期中的振荡器时钟的数目确定。5.根据权利要求1所述的集成电路，其特征在于，另外包括错误检测系统，其中所述至少一个计数值从所述计数器输出到所述错误检测系统，当所述至少一个计数值与参考值相差预定裕度时，所述错误检测系统生成错误信号。6.根据...

【专利技术属性】
技术研发人员：安德烈亚斯，
申请(专利权)人：恩智浦有限公司，
类型：发明
国别省市：