制造图案化的嵌入电容层的方法技术

公开了一种制造图案化的嵌入电容层的方法。该方法包括制造（１３０５、１３１０）陶瓷氧化物层（５１０），其覆在导电金属层（５１５）上面，该导电金属层（５１５）覆在印刷电路基板（５０５）上面；在区域（７０５）内穿孔（１３２０）陶瓷氧化物层；并通过化学蚀刻导电金属层而移除（１３２５）该区域中的陶瓷氧化物层和导电金属层。陶瓷氧化物层的厚度可小于１微米。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术一般涉及集成或嵌入到刚性或柔性的单层或多层电路板中 的电容器。
技术介绍
在电子领域中，越小通常意味着越好。在对提供较小的电子设备 的探索中，电子工业试图寻找比原有部件更小的电子元件。电容器(夹在两个导体之间的介电材料)代表一种在该探索中已 经充分缩小的电子元件。然而，当前实践主要依靠将每个电容器单独 地安装到电路板表面上的焊料胶上并回流焊接电容器。尽管电容器小 型化取得了进步，但每个表面安装的电容器仍占用了印刷电路板表面 面积的相当大部分，并且需要拾取和放置到板上的大量成本。例 如，典型的蜂窝电话包含用400多个焊接点连接到电路板上的200多个 表面安装电容器。在电路板的制造期间在电路板中集成或嵌入电容器 的能力相对于表面安装的电容器将提供大量的空间和费用节省。遗憾 的是，努力制造能够集成或嵌入到电路板中的电容器，要么制造了不 具有足以代替电路板上的许多电容器(例如需要〉100pF电容)的电容 (例如〈10pF/mm2)的电容器，要么产生了不按照制造体积成比例增 加的结构和工艺。印刷电路板一般包括多层铜和玻璃增强的环氧树脂或其它聚合 物。将铜形成图案，以形成电路的导电元件，并且聚合物提供了介质 隔离和机械强度。聚合物是低介电常数材料，因此在聚合物介质电路 板内部形成的平行板嵌入电容器不提供高的电容密度。尽管可利用具有非常高介电常数的陶瓷介质，但它们一般太过刚 性而不能与有机印刷电路板机械兼容。另外，有机印刷电路板不适合使用用于形成陶瓷介质膜的方法兼容。陶瓷介质膜一般通过宽范围的 淀积技术来形成，例如通过化学溶液淀积(CSD)、蒸发、溅射、物理 汽相淀积和化学汽相淀积。然而，为了得到需要的介质结构，这种技 术通常需要高温淀积或高温结晶化。这种高温将使电路板基板中的有 机材料熔化、燃烧或退化。此外，这些工艺不适用于铜。在形成陶瓷介质需要的高温和氧化 条件下，铜会在陶瓷介质和铜之间的界面处氧化。这样有效地形成了 使总体器件性能退化的界面层，由此否定了使用陶瓷介质而得到的任 何优点。在还原气氛中铜不易氧化，但这种气氛将在介质氧化物层中 产生过多缺陷密度并会阻止相形成。此外，在低温时铜不容易氧化， 但在与电路板部件相适合的温度形成陶瓷膜的努力， 一般会折衷得到 陶瓷的介质特性。对于陶瓷介质，很明显将有利的介质特性与在较低 温度很难形成的复杂的晶体结构(例如，钙钛矿)密切联系。介质氧化物例如锆钛酸铅(PZT)和锆钛酸铅镧(PLZT)属于特 别有希望的一类具有钙钛矿晶体结构的高电容率陶瓷介质。当通过 CSD工艺形成时，能够将介质氧化物制造成具有非常高介电常数的非 常薄的、柔性的、牢固的层。已提出几种方法，以通过将介质氧化物的薄的涂层添加到薄铜箔， 利用适宜的电路板压层(layering)技术来制造意图添加到电路板的薄 的结构。尽管已描述了如何制造这种材料以及将其集成到电路板结构 中并使之形成图案的一些方面，但仍需要以独特的方式将这些方法用 于多种应用的改进。需要一种将用高介电常数材料形成的电容器添加到刚性或柔性电 路板的结构和工艺，其制造是经济的，并且其中该结构是与现在广泛 使用的多层电路板制造技术兼容的形式。附图说明在附图中通过示例而非限制的方式示例了本专利技术，其中相同的附 图标记表示相同的元件，其中图1是示出根据本专利技术一些实施例的制造可剥离电路板箔的方法 的流程图；图2是通过参考图l描述的方法制造的可剥离电路板箔的截面图； 图3是示出根据本专利技术一些实施例的制造可剥离电路板箔的方法 的流程图；图4是通过参考图3描述的方法制造的可剥离电路板箔的截面图；图5-12是根据本专利技术的一些实施例，在制造的不同阶段中，包括 一个或多个隔离的、大值嵌入电容器的印刷电路子结构的小部分的顶 层的截面图和平面图；图13是示出根据本专利技术一些实施例的用于制造包括嵌入电容层的 印刷电路子结构的一些步骤的流程图；和图14是示出根据本专利技术一些实施例的印刷电路子结构的透视图， 该印刷电路子结构包括参考图5-11描述的印刷电路子结构。本领域的技术人员将意识到，为了简单和清楚起见示出了图中的 元件，这些元件不必按比例绘制。例如，可相对于其它元件夸大图中 一些元件的尺寸，以有助于促进对本专利技术实施例的理解。具体实施方式在详细描述根据本专利技术实施例的特定印刷电路嵌入电容器之前， 应注意到，本专利技术的实施例主要与用于电路板的嵌入电容器的方法步 骤和装置部件组合。因此，在附图中，已经通过常用符号在适当处表 示了装置部件和方法步骤，仅示出了与理解本专利技术实施例有关的那些 具体细节，以便使受益于这里的描述而对本领域普通技术人员显而易 见的那些细节不致使本公开模糊。本专利技术实施例的独特的隔离的嵌入电容器可以以施加到印刷电路 板的子结构上的涂覆介质的箔开始来形成，该印刷电路板的子结构完 成时包括至少两个基板层；或可利用在印刷电路板上提供薄陶瓷氧化 物层的其它技术来形成，而不管该技术是常规的还是目前未知的。包 括使用箔的本专利技术一些实施例的嵌入电容器的完成的印刷电路板(在 这里也称为印刷电路结构)的制造，与印刷电路板材料是兼容的，如 果试图在印刷电路板的子结构本身上原位地让介电材料结晶，则这些 印刷电路板材料将典型地显著退化。本专利技术实施例使用的技术与通常 所使用的仅需要经受通常用于印刷电路焊接的工艺的印刷电路兼容。 例如，该技术与已知为FR-4的印刷电路板材料完全兼容，该材料在288 摄氏度通过10秒浸焊(solder dip)测试并具有300摄氏度的退化温度。 另外，该技术与典型地具有微米级表面粗糙度的例如FR-4的印刷电路 材料完全兼容，因此该技术有别于现有技术，尤其是那些包括在聚合 物例如Teflon (特氟纶)和聚酰亚胺(polyimide)上真空淀积薄膜(<1 微米)的技术，其在提供更高温度适应性和更平滑的平面的同时，比 FR-4更昂贵，且基本上更难以金属化和处理。根据一些实施例的技术包括使用箔，该箔包括结晶化的介质氧化 物材料，在直至600摄氏度的温度下，在将介质氧化物施加到金属箔 层且然后使之结晶化之后，将该结晶化的介质氧化物材料施加到印刷 电路子结构。参考图1-4详细地描述制造这种箔的一种方法；也能使用 其它方法。在2003年6月19日公布的美国公开2003/0113443A1中描 述了另一种方法的一个实例。虽然通过参考图l-4描述的方法所形成的 电极相对地薄(在25微米或更小的量级)，但其它方法也能产生具有达约70微米的至少一个电极层的厚度的箔。图5-12详细描述了根据本专利技术的一些实施例在印刷电路结构中的嵌入电容器的形成。参考图1，根据本专利技术的一些实施例，示出了制造可剥离电路板箔200的方法。图2示出了可剥离电路板箔200的截面图。在步骤105 (图 1)，形成金属支撑层205 (图2)和导电金属箔210 (图2)，该金属 支撑层205和导电金属箔210使用无机分离(release)材料215 (图2) 在第一表面处结合。在暴露到高温(用于将结晶的介质层添加到可剥 离电路板箔200，如下面参考图3和4所述)之后，该无机分离材料 215保持其隔离两个金属层205、 210的能力。该无机分离材料主要由 金属和非金属的共同淀积混合物组本文档来自技高网...

【技术保护点】
一种用于制造图案化的嵌入电容层的方法，包括：制造陶瓷氧化物层，所述陶瓷氧化物层位于导电金属层上面，所述导电金属层位于印刷电路基板上面；在一定区域内穿孔所述陶瓷氧化物层；通过化学蚀刻，在所述区域中移除所述陶瓷氧化物层和 导电金属层。

【技术特征摘要】
【国外来华专利技术】US 2005-3-21 11/084,9381. 一种用于制造图案化的嵌入电容层的方法，包括 制造陶瓷氧化物层，所述陶瓷氧化物层位于导电金属层上面，所述导电金属层位于印刷电路基板上面；在一定区域内穿孔所述陶瓷氧化物层；通过化学蚀刻，在所述区域中移除所述陶瓷氧化物层和导电金属层。2. 根据权利要求1所述的方法，其中，通过机械磨蚀和激光烧蚀 中的一种来完成...

【专利技术属性】
技术研发人员：格雷戈里J邓恩，罗伯特T克罗斯韦尔，雅罗斯瓦夫A毛盖劳，约维察萨维奇，阿龙V通加雷，
申请(专利权)人：摩托罗拉公司，
类型：发明
国别省市：US[美国]