【技术实现步骤摘要】
本专利技术涉朋于容纳絲电路芯片的絲电路封装的制造。技术背景在某些集成电路封装中，村底可以装配一个或以上的集成电路芯片。 在衬底和芯片之间可以^层4#。有利地，这种材料填满衬底和芯片之间的区域，但是不向外过量延伸。这才科故可能^Ht装部件的操作带来不利影响。例如，当底层:^4+注入衬底和集成电路之间时，其易于向外流，产 生从絲电路管芯底部伸出的所谓的材射状物。底层填充可以通过毛细流动完成。为了获得高吞吐时间，底层填料可 被安排財衬底阻焊剂具有非常低的粘性和好的润湿性。而且， 可在升高的温度下分配。所有这些因素的结果^层:t套阡舌状物保留在封 装的絲:^t分配侧。舌状物有效增加了封装的 _区域。
技术实现思路
才財居本专利技术的第一方面，提供了一种方法，包括形成半，g电路封^4面；在所述表面上形成具有小于500纳米尺寸的颗粒；以及 将液体涂布到所述封^面。 ' 根据本专利技术的第二方面，提供了一种絲电路封装，包括 封装表面；形成于所述表面上具有小于500纳米尺寸的颗粒；以及 在所ii^贞粒上涂布的液体。根据本专利技术的第三方面，提供了一种絲电路封装，包括封^4面，在...
【技术保护点】
一种方法，包括：形成半导体集成电路封装表面；在所述表面上形成具有小于５００纳米尺寸的颗粒；以及将液体涂布到所述封装表面。
【技术特征摘要】
1. 一种方法，包才舌 形成半^I^M电路封^4面； 在所ii4面上形成具有小于500纳米尺寸的颗粒；以及 将液体涂布到所述封^面。2. :H又利要求1所述的方法，包括于所述表面上在两个不同的区域 中形成所ii^贞粒，使^—个区iil^發u7K的而另一区^A亲水的。3. :H又利要求2所述的方法，包拾以封装衬底的形式形成半争本集 成电i^去j^4面。4. 如权利要求3所述的方法，包拾以^i^Ui类似的尺寸形成所iiJ贞粒。5. 如权矛J^求4所述的方法，包括通it^所述^)^Ji生长颗4i来形 成所^^4立。6. 如权利要求1所述的方法，包括通*所*面上淀积颗粒来形 成所顿粒。7. :H又利要求4所述的方法，其中，涂布液体包括在所述衬^Ji提 供管芯，以及在所述管芯和所述衬底之间注AA^痴fr。8. 如权利要求7所述的方法，包括利用所述管芯周围的疏水颗斗:^ 所述衬底上P艮定防止侵入区域以及在所述管芯和所述衬底之间提供具有亲 水颗粒的区域。9. 如权矛溪求1所述的方法，包括在所述衬^Ji生长棒来形成所述 颗粒。10. 如权利要求9所述的方法，包括-,利用斜目淀积技术来生长所述棒。11. 如权利要求1所述的方法，包括形成集成电路管芯的所ii^面 以及处理所述颗粒使得所述颗粒在一个区域中是疏水的而在另 一个区域中 是亲水的。12. 如权利要求11所述的方法，包括提供管芯贴附给所i^4面，使 得所i^t水颗粒咸少管芯贴附材料的溢出。13. —种絲电路封装，包拾 封錄面；形成于所述表面上具有小于500纳米尺寸的颗粒；以及 在所ii^、粒上涂布的液体。14. 如权利要求13所述的封装，其中，所iif贞粒^Jlt7K的。15. 如权利要求13所述的封装，其中，所述颗粒是亲水的。16. 如权利要...
【专利技术属性】
技术研发人员：N·查克拉帕尼，V·瓦克哈卡，J·小马塔亚巴斯，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：US
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。