一种功放调制电路制造技术

本实用新型专利技术公开了一种功放调制电路，包括JS3490芯片、JS2317芯片、PMOS管、肖特基二极管和分压电路；所述JS3490芯片的IN端口接入TTL信号，JS3490芯片的VEE端口连接

【技术实现步骤摘要】
一种功放调制电路


[0001]本技术涉及功放，特别是涉及一种功放调制电路。

技术介绍

[0002]功率放大器简称功放，作用是把来自信号源的微弱电信号进行放大，在通信领域有着非常广泛的应用。
[0003]功放在应用于脉冲信号放大时，很少考虑对功放的保护和电流关断后的剩余电流泄放，给功放使用的安全性和方便性带来了诸多不便。

技术实现思路

[0004]本技术的目的在于克服现有技术的不足，提供一种功放调制电路，能够适用于脉冲工作的功放，在脉冲功率到来前开通功放，在脉冲功率完成后关断功放，同时集成了负压保护功能和关断后的电流泄放功能。
[0005]本技术的目的是通过以下技术方案来实现的：一种功放调制电路，包括JS3490芯片、JS2317芯片、PMOS管、肖特基二极管和分压电路；
[0006]所述JS3490芯片的IN端口接入TTL信号，JS3490芯片的VEE端口连接
‑
5V的电源端，JS3490芯片的VCC端口通过第三电阻R3连接50V的电源端，JS3490芯片的V5端口悬空，JS3490芯片的GND端口接地；JS3490芯片的VB端口通过第二电容C2连接到VCC端口，JS3490芯片的POUT接口通过第五电阻R5连接到PMOS管的栅极，JS3490芯片的OUT端口与PMOS管的漏极连接，PMOS管的源极连接到第三电阻R3与50V的电源端之间；所述肖特基二极管的正极与PMOS管的漏极连接，所述肖特基二极管的负极与PMOS管的源极连接；所述PMOS管的漏极向GaN功放输出第一路信号；
[0007]所述分压电路包括第一电阻R1和第二电阻R2，所述第一电阻R1的一端连接到
‑
5V的电源端，所述第一电阻R1的另一端通过第二电阻R2接地；
[0008]所述JS2317芯片的VEE端口连接
‑
5V的电源端，JS2317芯片的GND端口接地，JS2317芯片的GIN端口连接到分压电路，JS2317芯片的GOUT端口向GaN功放输出第二路信号。
[0009]优选地，所述功放调制电路还包括第四电阻R4，所述第四电阻R4的一端与PMOS管的源极连接，第四电阻R4的另一端与PMOS管的栅极连接。所述功放调制电路还包括第一电容C1，所述第一电容C1的一端连接到第三电阻R3与50V的电源端之间，另一端接地。所述功放调制电路还包括第三电容C3，所述第三电容C3的一端与JS2317芯片的VEE端口连接，第三电容C3的另一端接地。所述功放调制电路还包括第四电容C4，所述第四电容C4的一端连接到第一电阻R1和
‑
5V的电源端之间，第四电容C4的另一端接地。
[0010]本技术的有益效果是：本技术能够适用于脉冲工作的功放，在脉冲功率到来前开通功放，在脉冲功率完成后关断功放，同时集成了负压保护功能，保证功放在没有加负压的情况下，电路无输出，集成了电流关断后的剩余电流泄放电路，方便于电流泄放。
附图说明
[0011]图1为本技术的原理示意图；
[0012]图2为JS3490芯片的原理示意图；
[0013]图3为JS2317芯片的原理示意图。
具体实施方式
[0014]下面结合附图进一步详细描述本技术的技术方案，但本技术的保护范围不局限于以下所述。
[0015]如图1所示，一种功放调制电路，包括JS3490芯片、JS2317芯片、PMOS管、肖特基二极管和分压电路；
[0016]所述JS3490芯片的IN端口接入TTL信号，JS3490芯片的VEE端口连接
‑
5V的电源端，JS3490芯片的VCC端口通过第三电阻R3连接50V的电源端，JS3490芯片的V5端口悬空，JS3490芯片的GND端口接地；JS3490芯片的VB端口通过第二电容C2连接到VCC端口，JS3490芯片的POUT接口通过第五电阻R5连接到PMOS管的栅极，JS3490芯片的OUT端口与PMOS管的漏极连接，PMOS管的源极连接到第三电阻R3与50V的电源端之间；所述肖特基二极管的正极与PMOS管的漏极连接，所述肖特基二极管的负极与PMOS管的源极连接；所述PMOS管的漏极向GaN功放输出第一路信号；
[0017]所述分压电路包括第一电阻R1和第二电阻R2，所述第一电阻R1的一端连接到
‑
5V的电源端，所述第一电阻R1的另一端通过第二电阻R2接地；
[0018]所述JS2317芯片的VEE端口连接
‑
5V的电源端，JS2317芯片的GND端口接地，JS2317芯片的GIN端口连接到分压电路，JS2317芯片的GOUT端口向GaN功放输出第二路信号。
[0019]在本申请的实施例中，所述功放调制电路还包括第四电阻R4，所述第四电阻R4的一端与PMOS管的源极连接，第四电阻R4的另一端与PMOS管的栅极连接。所述功放调制电路还包括第一电容C1，所述第一电容C1的一端连接到第三电阻R3与50V的电源端之间，另一端接地。所述功放调制电路还包括第三电容C3，所述第三电容C3的一端与JS2317芯片的VEE端口连接，第三电容C3的另一端接地。所述功放调制电路还包括第四电容C4，所述第四电容C4的一端连接到第一电阻R1和
‑
5V的电源端之间，第四电容C4的另一端接地。
[0020]在本申请的实施例中，JS3490是采用高压BCD工艺制造的单片集成电路，主要实现把单路TTL电平转换为相反的高压CMOS输出信号，用于驱动功率PMOS管的栅级。JS2317为负压跟随器，负压输入分压后得到的负压跟随输出作为GaN功放的栅极驱动。GaN功放工作需要提供栅压负电和漏压正电这两路电源，方能正常工作。
[0021]如图2所示，在本申请的实施例中，所述JS3490芯片包括输入输出驱动模块(包含输入驱动、输出驱动、TTL电平转换电路等)、VEE掉电检测模块和VEE上电延时控制模块；所述输入输出驱动模块的一端连接IN端口，另一端别与OUT端口和POUT端口，输入输出驱动模块还与VCC端口连接；对于VB/V5端口的连接。可以在内部由基准电压源产生基准电压，并通过VB/V5端口传输给输入输出驱动模块；也可以将V5端口悬空，VB端口通过第二电容C2连接到VCC端口；VEE上电延时控制模块的输入端与IN端口连接，输出端与输入输出驱动模块连接；所述VEE掉电检测模块的输入端与VEE接口连接，输出端与VEE上电延时控制模块连接。
[0022]如图3所示，所述JS2317芯片包括两个运放，在JS2317芯片中，每一个运放的正电
源端端均连接到VEE端口，每一个运放的接地端连接到GND端口；第一个运放的同相输入端通过第一电阻连接到GIN端口，第一个运放的输出端通过第二电阻与第二个运放的同相输入端连接；第一个运放的输出端还与第一个运放的反相输入端连接；第二个运放的输出端通过第三电阻连接到Gout端口，第二个运放的本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种功放调制电路，其特征在于：包括JS3490芯片、JS2317芯片、PMOS管、肖特基二极管和分压电路；所述JS3490芯片的IN端口接入TTL信号，JS3490芯片的VEE端口连接
‑
5V的电源端，JS3490芯片的VCC端口通过第三电阻R3连接50V的电源端，JS3490芯片的V5端口悬空，JS3490芯片的GND端口接地；JS3490芯片的VB端口通过第二电容C2连接到VCC端口，JS3490芯片的POUT接口通过第五电阻R5连接到PMOS管的栅极，JS3490芯片的OUT端口与PMOS管的漏极连接，PMOS管的源极连接到第三电阻R3与50V的电源端之间；所述肖特基二极管的正极与PMOS管的漏极连接，所述肖特基二极管的负极与PMOS管的源极连接；所述PMOS管的漏极向GaN功放输出第一路信号；所述分压电路包括第一电阻R1和第二电阻R2，所述第一电阻R1的一端连接到
‑
5V的电源端，所述第一电阻R1的另一端通过第二电阻R2接地；所述JS2317芯片的VE...

【专利技术属性】
技术研发人员：杨刘，燕标，唐涛，
申请(专利权)人：成都泰格微波技术股份有限公司，
类型：新型
国别省市：