【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及电路部件表面的叠层结构、作为电路部件之一的引线框架的表 面处理技术及使用该电路部件的半导体器件，进一步详细地涉及与半导体封装 的类型相对应提高引线框架与密封树脂之间的粘接强度的技术。
技术介绍
作为半导体器件，有具有下述结构的半导体封装在引线框架中装载IC 芯片、LSI芯片等半导体芯片，再用绝缘性树脂进行密封。这样的半导体器件， 随着高集成化及小型化的进展，封装结构经过从SOJ ( Small Outline J-Leaded Package—J形引脚小外型封装)或QFP ( Quad Flat Package—四侧引脚扁平封 装)这样的树脂封装侧壁外部引线突出于外侧的类型，发展到外部引线不突出 于外部而按照在树脂封装的里面露出外部引线的形式进行埋设的，QFN( Quad Flat Non-leaded Package—四侧无引脚扁平封装)或SON (Small Outline NoneleadedPackage—无引脚小外型封装)等的薄型这样安装面积小的类型。作为引线框架，已知有对用绝缘性树脂密封的框架材料的表面实施粗糙面 化处理，并在该表面采...
【技术保护点】
一种电路部件，其特征在于，其是将轧制铜板或轧制铜合金板进行图案加工形成了具有装载半导体芯片的垫板部和电连接所述半导体芯片的引线部的框架材料的电路部件，其包含在所述垫板部和所述引线部的上面及侧壁面形成了粗糙面的粗糙面、在所述垫板部及所述引线部的下面形成的平滑面，并且，按照使所述引线部的下面露出的形式，所述垫板部和所述引线部被埋设于密封树脂中。
【技术特征摘要】
【国外来华专利技术】JP 2005-4-26 128259/20051.一种电路部件，其特征在于，其是将轧制铜板或轧制铜合金板进行图案加工形成了具有装载半导体芯片的垫板部和电连接所述半导体芯片的引线部的框架材料的电路部件，其包含在所述垫板部和所述引线部的上面及侧壁面形成了粗糙面的粗糙面、在所述垫板部及所述引线部的下面形成的平滑面，并且，按照使所述引线部的下面露出的形式，所述垫板部和所述引线部被埋设于密封树脂中。2. 根据权利要求1所述的电路部件，其特征在于，包含为了提高接合线 与焊膏的连接性而在所述垫板部和所述引线部的表面形成的镀层。3. —种电路部件，其特征在于，其是将轧制铜板或轧制铜合金板进行图 案加工形成了具有装载半导体芯片的垫板部和电连接所述半导体芯片的引线 部的框架材料的电路部件，其包含在所述垫板部上面、在所述引线部上面的 连接接合线的部分形成的平滑面；所述平滑面上的镀层；在除了形成所述镀层 的区域以及所述垫板部和所述？ 1线部的下面之外的区域形成的粗糙面。4. 根据权利要求3所述的电路部件，其特征在于，所述镀层为镀银层。5. 根据权利要求3所述的电路部件，其特征在于，所述镀层为在所述轧 制铜板上依次层叠的镀镍层和镀钯层。6. 根据权利要求3所述的电路部件，其特征在于，所述镀层为在所述轧 制铜板上依次层叠的镀镍层、镀钯层、镀金层。7. 根据权利要求3所述的电路部件，其特征在于，所述粗糙面的表面粗 糙度(Ra)为0.3jLim以上。8. 根据权利要求4所述的电路部件，其特征在于，所述镀银层的厚度为 2~ 15 jum。9. 根据权利要求5所述的电路部件，其特征在于，所述镀镍层的厚度为 0.5 ~ 2 iu m，戶斤述镀4巴层^I厚度为0.005 ~ 0.2 n m。10. 根据权利要求6所述的电路部件，其特征在于，所述镀镍层的厚度为 0.5 ~ 2 iu m，所述镀钇层的厚度为0.005 ~ 0.2 ju m，所述镀金层的厚度为0.003 ~ 0.01 jum。11. 根据权利要求1所述的电路部件，其特征在于，所述粗糙面被用以过 氧化氢和硫酸为成分的樣t蚀刻液处理。12. —种电路部件的制造方法，其特征在于，对轧制铜板和轧制铜合金板 进行图案加工，制造具有垫板部和引线部的框架材料；在用掩模材料覆盖所述 框架材料的下面的状态下，用以过氧化氢和硫酸为成分的微蚀刻液将所述框架 材料的上面及侧壁面进行粗糙面化；剥离...
【专利技术属性】
技术研发人员：岛崎洋，斋藤启之，增田正亲，松村健司，福地胜，池泽孝夫，
申请(专利权)人：大日本印刷株式会社，
类型：发明
国别省市：JP[日本]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。