【技术实现步骤摘要】
本专利技术大致上为有关于一种非挥发性(non-volatile)存储装置，且特别是有关于一种闪 存(flash memory)单元及快闪存储装置的制造。
技术介绍
闪存技术包括储存电荷于场效应晶体管(field effect transistor)沟道和栅极之间的存储单元。所 储存的电荷影响晶体管的临界(threshold)电压，且 此 一 由于所储存电荷所造成临界电压改变是可对指令 资料产生灵敏的反应。浮动栅极存储单元是为 一 种为人熟知且广为使用 的电荷储存存储单元 (charge storage memory cell)。 在一浮动栅极存储单元中， 一隧穿介电层是于半导体 沟道上形成， 一 传导材料的浮动栅极如多晶硅是于此 隧穿介电层上形成，以及 一 多晶硅介电层(inter-poly dielectric)是于此浮动栅极上形成以使此浮动栅极与字符线(wordline)或此存储单元的控制栅极绝缘。浮动栅极存储单元的基本雏型为一介于控制栅极及浮动栅极之间的第一电容器，及一介于此浮动栅极及此沟道之间的第二电容器。耦合比(Coupl ingratio)是基于电...
【技术保护点】
一存储单元，其特征在于，包括：一半导体沟道区，具有一沟道表面，该沟道表面具有一面积Ａ１，该面积Ａ１包括一第一区；一第一介电结构位于该沟道表面上；一介电电荷捕获结构位于该第一介电结构上；一第二介电结构位于该介电 电荷捕获结构上；一传导层具有一传导表面，该传导表面具有一面积Ａ２，该面积Ａ２包括位于该第二介电结构上的一第二区，且该面积Ａ２与该面积Ａ１的比值大于或等于１．２。
【技术特征摘要】
US 2006-11-1 60/863,861;US 2007-5-31 11/756,5571.一存储单元，其特征在于，包括一半导体沟道区，具有一沟道表面， 该沟道表面具有一面积A1，该面积A1包括一第一区；一第一介电结构位于该沟道表面上；一介电电荷捕获结构位于该第一介电结构上；一第二介电结构位于该介电电荷捕获结构上；一传导层具有一传导表面，该传导表面具有一面积A2，该面积A2包括位于该第二介电结构上的一第二区，且该面积A2与该面积A1的比值大于或等于1.2。2.如权利要求1所述的存储单元，其特征在于， 其中该面积A2与该面积Al的比值大于或等于1 . 8 。3.如权利要求1所述的存储单元，其特征在于， 其中该沟道表面的该第一区或该传导表面的该第二区 沿该沟道宽度方向的一截面为环状。4.如权利要求1所述的存储单元，其特征在于，其中该沟道表面的该第一区或该传导表面的该第二区 沿该沟道宽度方向的 一 截面为小于3 6 0度的 一 弧形。5.如权利要求1所述的存储单元，其特征在于，中还包括该介电电荷捕获结构具有一第一底表面；该沟道区具有一第二底表面；该一第一底表面沿该沟道宽度方向的一截面包括第角落及一第二角落，该第一底表面是于该第一角落及该第二角落转向离开该沟道区域；沿该沟道宽度方向的该一第二底表面的一截面包括第一实线；以及连接该第一角落及该第二角落的一第二虚线，由此该第一实线低于或高于该第二虚线的水平。6.如权利要求1所述的存储单元，其特征在于，其中还包括一半导体鳍片结构，其中该半导体沟道区位于该半导体鳍片结构之上。7.如权利要求1所述的存储单元，其特征在于，其中介于该沟道表面及该传导表面的该结构具有一有效氧化厚度，且该沟道表面的该第一区具有一小于该有效氧化厚度的平均半径。8.如权利要求1所述的存储单元，其特征在于，中该第一介电层具有一带隙隧穿势垒结构。9.如权利要求8所述的存储单元，其特征在于，中该带隙隧穿势垒结构包括第一介电层，该第一介电层具有一空穴隧穿势垒咼度—第二介电层位于该第一介电层上，该第介电层有空穴隧穿势垒高度，该空穴隧穿势垒高度小于该第介电层的 一 空穴隧穿势垒高度；以及第三介电层位于该第二介电层上，该第二介电层員有一空穴隧穿势垒高度，该空穴隧穿势垒高度大于该第介电层的 一 空穴隧穿势垒高度。10.如权利要求9所述的存储单元，其特征在于，中该第 一 介电层包括二氧化硅，该第二介电层包括氮化硅，及该第三介电层包括二氧化硅。11.如权利要求9所述的存储单元，其特征在于，中该第 一 介电层具有满足下列条件之一 :i)小于或等于2 o A的 一 厚度，或者2)介于5 A至2 0 A的 一 厚度，或者3)小于或等于1 5 A的 一 厚度。12.如权利要求1所述的存储单元，其特征在于中该介电电荷捕获结构具有满足下列条件之-一 ，(i)介于4 oA至i o oA的一厚度，或者 2)4 0 A的 一 厚度。13.如权利要求9所述的存储单元，其特征在于， 其中该第二介电层是具有满足下列条件之一1)小于或等于2 0A的一厚度，或者c2)介于i oA至2 oA的一厚度。14.如权利要求9所述的存储单元，其特征在于， 其中该第三介电层具有满足下列条件之一1)小于或等于3 5A的一厚度，或者(2)介于l 5A至3 5A的一厚度。15.如权利要求1所述的存储单元，其特征在于， 其中该第二介电结构是具有介于4 OA至l 2 OA的一厚度16. 一种用于制造存储单元的方法，其特征在于，该方法包括形成一半导体沟道区，该半导体沟道区具有一沟道表面，该沟道表面具有 一 面积A 1 ，该面积A 1包括第一区于该沟道表面上形成一第一介电结构；于该第一介电结构上形成一介电电荷捕获结构；于该介电电荷捕获结构上形成一第二介电结构；以及形成一传导层，该传导层具有 一 面积.A 2该面积A2包括于该第二介电结构上的一第二区，使得该面积A2与该面积Al的该比值大于或等于1 . 2 。17.如权利要求1 6所述的用于制造存储单元的方法，其特征在于，...
【专利技术属性】
技术研发人员：吕函庭，徐子轩，
申请(专利权)人：旺宏电子股份有限公司，
类型：发明
国别省市：71[中国|台湾]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。