半导体集成电路器件及其制造方法技术

本发明专利技术提供一种具有多个存储单元的半导体集成电路器件，每个所述存储单元具有包括一对驱动ＭＩＳＦＥＴ和一对负载ＭＩＳＦＥＴ的一对反相器和一对传输ＭＩＳＦＥＴ，所述一对驱动ＭＩＳＦＥＴ的栅极和漏极分别彼此交叉连接，所述半导体集成电路器件包括：在所述驱动ＭＩＳＦＥＴ上方形成的夹层绝缘薄膜；连接所述栅极和漏极并在从所述栅极延伸到所述漏极的连接孔内形成的第一导电层；在所述第一导电层上方形成的下电极；在所述下电极上方形成的电容绝缘薄膜；在所述电容绝缘薄膜上方形成的上电极；以及与所述负载ＭＩＳＦＥＴ的源极电连接并在其侧壁与所述上电极连接的第二导电层。（*该技术在2021年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及半导体集成电路器件以及制造半导体集成电路器件 的技术，并且特别涉及应用于具有SRAM(静态随机存取存储器)的半 导体集成电路器件的技术。
技术介绍
SRAM已经被用作为个人计算机和工作站的高速緩沖存储器。S R A M包括 一 个用于存储1比特信息的触发器电路和两个信息传输 MISFET (金属绝缘半导体场效应晶体管)。例如，触发器电路包括一 对驱动MISFET和一对负载MISFET。在此类存储器的每个存储单元中，其问题是由a射线引起的软错 误。由a射线引起的软错误是指以下现象外部宇宙辐射中的a射线， 或LSI之封装材料中的放射性原子发射的a射线，进入存储单元，从 而损坏存储单元中存储的信息或造成信息讹误。为了对付此类a射线，人们提出以下方法，即，增加存储单元中 信息存储单元(相当于触发器电路的输入/输出部分)的电容，以增 加信息存储单元的电容量。例如，未经审查的专利公开No. Hei 11 (1999)-17027 i兌明了利 用与FET Qp'和Qnd'之漏极区域相连的多晶硅10,以及与FET Qp和 Qnd之漏才及区域相连的多晶 硅ll,形成电容器或电容，以改进本文档来自技高网...

【技术保护点】
一种具有多个存储单元的半导体集成电路器件，每个所述存储单元具有包括一对驱动ＭＩＳＦＥＴ和一对负载ＭＩＳＦＥＴ的一对反相器和一对传输ＭＩＳＦＥＴ，所述一对驱动ＭＩＳＦＥＴ的栅极和漏极分别彼此交叉连接，所述半导体集成电路器件包括：在所述驱动ＭＩＳＦＥＴ上方形成的夹层绝缘薄膜；连接所述栅极和漏极并在从所述栅极延伸到所述漏极的连接孔内形成的第一导电层；在所述第一导电层上方形成的下电极；在所述下电极上方形成的电容绝缘薄膜；在所述电容绝缘薄膜上方形成的上电极；以及与所述负载ＭＩＳＦＥＴ的源极电连接并在其侧壁与所述上电极连接的第二导电层。

【技术特征摘要】
JP 2001-1-30 022132/20011.一种具有多个存储单元的半导体集成电路器件，每个所述存储单元具有包括一对驱动MISFET和一对负载MISFET的一对反相器和一对传输MISFET，所述一对驱动MISFET的栅极和漏极分别彼此交叉连接，所述半导体集成电路器件包括在所述驱动MISFET上方形成的夹层绝缘薄膜；连接所述栅极和漏极并在从所述栅极延伸到所述漏极的连接孔内形成的第一导电层；在所述第一导电层上方形成的下电极；在所述下电极上方形成的电容绝缘薄膜；在所述电容绝缘薄膜上方形成的上电极；以及与所述负载MISFET的源极电连接并在其侧壁与所述上电极连接的第二导电层。2. —种具有多个存储单元的半导体集成电路器件，每个所述存储 单元具有包括一对驱动MISFET和一对负载MISFET的一对反相器和一 对传输MISFET,所述一对驱动MISFET的栅极和漏极分别彼此交叉连 接，所述半导体集成电路器件包括在所述驱动MISFET上方形成的夹层绝缘薄膜； 连接所述栅极和漏极并在从所述栅极延伸到所述漏极的连接孑L 内形成的第一导电层；在所述负载MISFET的源极上方形成的第二导电层； 在所述第一导电层上方形成的下电极；在所述下电极上方形成的电容绝缘薄膜，该薄膜在所述第二导电 层上方具有一个开口；在所述电容绝缘薄膜和所述开口上方形成的上电极；以及 在所述上电极上方形成的、与所述第二导电层电连接的第三导电层。3. —种具有多个存储单元的半导体集成电路器件，每个所述存储 单元包括作为部件的一对其栅极和漏极分别交叉连接的n沟道型MISFET，所述半导体集成电路器件包括在所述一对n沟道型MISFET上方形成的夹层绝缘薄膜； 交叉连接所述一对n沟道型MISFET的所述栅极和漏纟及的一对导电层，所述各个导电层在从所述栅极延伸到所述漏极的连接孔内形成；分别在所述一对导电层上方形成的一对下电极； 在所述一对下电才及上方形成，并且在所述一对下电纟及上方具有开 口的电容绝缘薄膜；以及在所述电容绝缘薄膜和所述开口上方形成的上电极。4. 一种具有多个存储单元的半导体集成电路器件，每个所述存储 单元具有包括一对驱动MISFET和一对负载MISFET的一对反相器和一 对传输MISFET,所述一对驱动MISFET的4册极和漏极彼此分别交叉连 接，所述半导体集成电路器件包括在所述驱动MISFET上方形成的夹层绝缘薄膜； 连接所述栅极和漏极的第 一导电层，所述第 一导电层在从所述栅 极延伸到所述漏极的连接孔内形成，并具有在其表面形成的凹面部分；在包括所述凹面部分内部在内的所述第一导电层上方形成的电 容绝缘薄膜；在所述电容绝缘薄膜上方形成的上电极；以及与所述负载MISFET的源极电连接并在其侧壁与所述上电才及连接 的第二导电层。5. —种具有多个存储单元的半导体集成电路器件，每个所述存储 单元具有包括一对驱动MISFET和一对负载MISFET的一对反相器和一 对传输MISFET,所述一对驱动MISFET的栅极和漏极^皮此分别交叉连 接，所述半导体集成电路器件包括在所述驱动MISFET上方...

【专利技术属性】
技术研发人员：西田彰男，吉田安子，池田修二，
申请(专利权)人：株式会社日立制作所，
类型：发明
国别省市：JP[日本]