光电器件、光子检测器和生成光电器件的方法技术

一种光电器件，包括：第一半导体层(1)，其具有第一导电性，且具有正面(11)和背面(12)。第二半导体层(2)，其具有第二导电性，且设置在第一半导体层(1)的正面(11)上，其还包括第一半导体区域(21)和第二半导体区域(22)，第一半导体区域和第二半导体区域在第二半导体层(2)中形成光电二极管(23)。信号路径(5)，其将光电二极管(23)电连接到固定电势。二极管(23)电连接到固定电势。二极管(23)电连接到固定电势。

【技术实现步骤摘要】
【国外来华专利技术】光电器件、光子检测器和生成光电器件的方法
[0001]本专利技术涉及一种光电器件、光子检测器和生成光电器件的方法。
[0002]硅通孔(简称TSV)是用于制作3D封装和3D集成电路的高性能互连技术。与诸如封装体叠层之类的替代技术相比，互连和器件密度可以大幅提高，并且电连接长度可以变得更短。TSV技术允许制造具有小封装设计的器件，经常被将光电二极管和CMOS电路放置在晶圆的正面同时在晶圆的背面具有与印刷电路板(PCB)的电连接的光学产品所采用，在该晶圆的背面具有例如凸块和重分布层(RDL)。包括光电二极管的CMOS电路可以借助于TSV电连接到该背面。
[0003]为了实现高性能，光电二极管应以低阻抗连接以避免电气性能由于从CMOS电路分别到光电二极管或光电二极管放大器的敏感节点的交叉耦合的干扰而受损。这通常也适用于TSV与光电二极管之间的相互作用，其通过诸如耦合到衬底的有限的衬底电阻和电容的寄生效应连接。因此，数字信号耦合到TSV周围的衬底，并且可能会影响共享同一衬底的光电二极管的电气特性。
[0004]图3示出了现有技术光电器件的实施例。现今，高性能光电本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种光电器件，包括：
‑
第一半导体层(1)，其具有第一导电性，且具有正面(11)和背面(12)，
‑
第二半导体层(2)，其具有第二导电性，且设置在所述第一半导体层(1)的正面(11)上，其还包括第一半导体区域(21)和第二半导体区域(22)，所述第一半导体区域和第二半导体区域在所述第二半导体层(2)中形成光电二极管(23)，以及
‑
信号路径(5)，其将所述光电二极管(23)电连接到固定电势。2.一种光电器件，包括单个半导体裸片，所述半导体裸片还包括第一半导体层和第二半导体层(1，2)和信号路径(5)，其中：
‑
所述第一半导体层(1)具有第一导电性，且具有正面(11)和背面(12)，
‑
所述第二半导体层(2)具有第二导电性，且设置在所述第一半导体层(1)的正面(11)上，其还包括第一半导体区域(21)和第二半导体区域(22)，所述第一半导体区域和第二半导体区域在所述第二半导体层(2)中形成光电二极管(23)，并且
‑
所述信号路径(5)将所述光电二极管(23)电连接到固定电势。3.根据权利要求1或2所述的光电器件，其中，所述信号路径(5)将所述光电二极管(23)与所述第一半导体层(1)的背面(12)电连接。4.根据权利要求1至3之一所述的光电器件，其中，第一接触区域(31)设置在所述第一半导体层(1)的背面(12)上，且耦合到所述信号路径(5)。5.根据权利要求4所述的光电器件，其中
‑
重分布层(3)设置在所述背面(12)上，
‑
所述重分布层(3)还包括氧化物层和金属化层，并且
‑
所述重分布层(3)包括所述第一接触区域(31)，以使得所述信号路径(5)将所述光电二极管(23)与所述第一接触区域(31)电连接。6.根据权利要求1至5之一所述的光电器件，其中，所述信号路径(5)包括虚设的衬底通孔。7.根据权利要求1至6之一所述的光电器件，其中：
‑
所述第二半导体层(2)包括一个或更多个功能电路(24、25)，
‑
一个或更多个硅通孔(14)设置在第一半导体层和第二半导体层(1，2)中，并且
‑
一个或更多个凸块(35)设置在所述背面(12)上，以经由所述一个或更多个硅通孔(14)电连接所述一个或更多个功能电路(24、25)。8.根据权利要求1至7之一所述的光电器件，其中
‑
后端层(4)设置在所述第二半导体层(2)上，并且
‑
涂覆层(41)与所述后端层(4)毗邻设置，以使得所述光电二极管(23)至少部分地被所述涂覆层(41)包围。9.根据权利要求1至8之一所述的光电器件，其中
‑
所述第二半导体层(2)是外延层，
‑
所述外延层构造成在所述正面(11)上提供至少第二接触区域(13)，和/或
‑
后端层(4)设置在所述外延层上，且包括至少耦合到所述...

【专利技术属性】
技术研发人员：乌尔斯，
申请(专利权)人：AMS国际有限公司，
类型：发明
国别省市：